# **Z-80**の使い方

横田 英一 著





新版 図解

# **Z-80**の使い方

横田 英一 署



本市は、「著作権法」によって、著作権等の権利が保護されている著作物です。本書の 接援権・漏混権・上球権・環接権・公衆監管権(送信可能化権を合わ は著作権が発揮し しています、本帯の必認または一部につる。無断で転載、短写模数、電子機数型への入 力等をされると、著作権等の権利侵害となる場合がありますので、ご注意ください。 本帯の無解維写は、著作権法上の規則が現在策略、禁じられています。本書の報写複 製を創業される時代は、そのとが確認に下途へ達起して記事を得てください。

(株)日本著作出版権管理システム(電話 03-3817-5670, FAX 03-3815-8199)

# はしがき

「マイクロコンピュータ Z-80 の使い方」は、ちょうど世の中にマ イクロコンピュータが普及しはじめ、エレクトロニクスエンジニア の新しいツールとして脚走を浴びはじめた時期に刊行し、なかでも 本流となった Z-80 の解りやすい入門書として、10 万を越す読者を 将、この本で育った飛がら、後輩へ受け継がれております。この ような当初子想もしなかった反響に驚くとともに、強い責任をも感 している必能です。

エレクトロニクスの進化の速度は級数的に増し、マイクロコンピ ユータの世界も、16 ピットから 32 ピットへと広がり、要求と可能性 はエスカレートし、RISC、並列処理などの新しいキーワードによる 夢は限りなく拡大しております。しかし、いかに高性能なマイクロ コンピュータといえども、ノイマン型であるかぎり基本は同じで、 スキルの習得には一定のアプローチルールがあるように思えます。


8 ビットマイコンは法用性にすぐれており、機能的によく整理され、性能において標準的な位置にあります。数材の入手も容易でマイクロコンビュータを習得するうえでのステップとしては、手頃なものです。

その8ビットマイコンの中でも Z-80は、世界標準と呼ぶに相応 しく、オリジナルソースであるザイログ社にとどまらず、国内主要 メーカ各社からも Z-80をベースにした発展型が発表され、好評を 博しております。Z-80 の基本設計のようが認められた結果、多くの エレクトロニクスエンジニアが Z-80を必要条件と考え習得するに 至ったため、以降の8ビットマイコンはこれに準拠することが市場 に受け入れられる最短距離と、だれしもが認めるところとなったの です。

#### は し が き ……

新たな展開の時期に至り、Z-80を踏み台にして飛び立って行った マイクロコンビュータ自身の執跡を、これからマイクロコンビュー 夕を学ほうと志す若いエンジニアの指針とするべく、本書の内容も、 より適切を形に改めることにいたしました。次の世代のエレクトロ ニクスエンジニアの必携ツールである。マイクロコンビュータ応用 技術の第一歩を本書から読み取っていただければ望外の率いです。 1993年7月

著者しるす



#### 基礎知識

。表現法 ブール代数 (田語) (16進表現)

(アセンブリ言語)

(直理偵表) (論理同路)

電子回路 (オームの法則) (電子部品) (坐離休)

#### 付加事項

- 。経験と知識に基づく 慣れ≒ヤマカン を養うこと. 自分でやってみることが重要
- 中身がどうなっているかは問題ではない。 どうすればどうなるかを知って使いこなすことが重要.

### 学習のポイント

マイクロコンビュータは、ハード面、ソフト面が有機的に結合し あいシステムを形成しています。ページ展開に従った一次元的な別 頭では到底表現しきれないものです。平面的、二次元的つなかりを 重要視する意味で項目間の参照は不可欠です。また、一読して理解 できないことを暖くなり再談を勧めます。一回目ではほんやりと全 体像をとらえ、2回目では後ろに書いてあることを思い起こしなが ら前の説明を見て行きます。次に自分でプログラムを考えてみて下 さい、例題のプログラムを自分なりに手直しするだけでも良いので す。自分自身で試行することにより不明点をとらえ、解説を読み直 せば確実に身につきます。

- (1) マイクロコンビュータは物性や自然科学とは異なり、人間が考え出して作ったものです。使い易く、覚え易くするためにきまざまな知恵を赦ってあります。マイクロコンビュータを理解するのは、作られたルールを習得することととらえ、自然科学の探求とは異なった考え方で対処すればいたって気軽に取り組めると思います。
- (2) また、マニュアルのような正確厳密な表現よりも、平易な 解説を心がけました。コンピュータを理解できないという人 のほとんどが、聞き慣れない用語とアルファベットの羅列に 面食らっているようで、この点も読み進むうちにだんだんと なじめるように配慮したつもりです。
- (3) ただ、マイクロコンビュータを学習するうえで、オームの 法則程度の電子回路、ブール代数、論理回路(ロジックIC) 等についての般低限の知識は必要です。この点は他に良書が 多数あることを理由に、触れる程度に止めました。

(4) マイクロコンビュータを学習する上で、まず「何をしたいのか」といった具体的テーマをもち、「何かできるのか」からのフィードバックにより回答を模索して行くことが、一番の近道であると思います。この作業は物作りすべてにあてはまる事であり、エンジニアリングの本質でもあると思います。



# 目 次

1	マイクロブロセッサの特質 2
2	マイコンシステムの種類 4
3	特質を活かすシステム設計 6
4	Z-80 ファミリの特徴 8
5	CPU ¬ 7 ASIC
6	Z-80 CPU12
7	Z-80 PIO14
8	Z-80 CTC16
9	Z-80 DMA
10	Z-80 SIO20
11	メモリの種類と用途22
12	ビットバターンと 16 進表現24
13	プログラムの実行26
14	CPU の信号のやりとり28
15	データバス, アドレスバスとシステム制御信号30
16	命令語の構成・・・・・32
17	命 令 の 実 行34
18	アセンブラ記法のルール -136
19	アセンブラ記法のルール -238
20	命 令 の 分 類40
21	メモリ空間と IO 空間42
22	アドレスデコーダ44
23	バスバッファ46
24	システムクロック48
25	リセット50

26	システム構成
27	フェッチサイクルの動作54
28	メモリリードサイクル・・・・・・56
29	メモリライトサイクル・・・・・58
30	IO リードサイクル, IO ライトサイクル60
31	リフレッシュサイクル・・・・・62
32	CPU と周辺の接続 (インターフェース) ······64
33	ウエイト信号とホルト信号・・・・・・・・66
34	割り込みの概念
35	ノンマスカブルインタラプト $(\overline{\mathrm{NMI}})$ 70
36	インタラプト $(\overline{\mathrm{INT}})$
37	モード 0 のインタラプト・・・・・74
38	モード 1 のインタラプト76
39	モード 2 のインタラプト78
40	デージーチェーン
41	バス要求と応答
42	内部レジスタの構成84
43	A, I, R, Fレジスタ・・・・・・
44	汎用レジスタ
45	補助レジスタと交換命令90
46	IX, IY レジスタ
47	スタッカとスタックポインタ (SP レジスタ)94
48	転 送 命 令
19	算術演算命令
50	論理演算命令100
51	ビット操作命令102
52	ローテート, シフト命令
53	ブロック転送, ブロックサーチ, ブロック入出力命令108
54	ジャンプ命令112

B B

55	コール, リスタート, リターン命令 (サブルーチン)·····11E
56	F レジスタとフラグ変化118
57	2 進化 10 進数と 10 進補正命令
58	ペリフェラルのプログラミング
59	PIO モード 0 の動作
60	PIO モード 1 の動作 ・・・・・・・・・・・・・・・・ 128
61	PIO モード 2 の動作 ・・・・・ 128
62	PIO モード 3 の動作 ······130
63	PIO のプログラミング136
64	PIO のプログラム例
65	CTC カウンタモード・・・・・136
66	CTC タイマモード
67	CTC のプログラミング・・・・・140
例	題
	プログラム 1 (ループ)・・・・・・14
	プログラム 2 (判断)・・・・・・14
	プログラム 3 (メモリクリアサブルーチン)14
	プログラム 4(変換-テーブルサーチ)15
	プログラム 5(スイッチの表示)156
	プログラム 6(スイッチの表示-割込み)15
付	録
	付1 Z-80 命令表 ·····15
	付2 Z-80 規格表(参考)
索	引18






Z-80 学習用に最適なポケットコンピュータ PC-E200(シャープ)

# マイクロプロセッサの特質

→ ビュータという機械が発明された目的は、人間には不可能な複雑な計算 を短時間に行うことでした。たとえば円間率の計算を一生の大半を費やし で行っても数百桁だったのに、コンビュータなら瞬時にもっと多くの桁を間違い なくやってのけることができます。人間を月へ送り込むのも、正確な軌道計算が 刻々と得られるためにできたことで、コンビュータなしでは考えられないのです。 ある手順の決まった仕事を、高速かつ正確に処理することのできる機械。これが コンビュータの目的であり、その目的は十分に達せられたといえるでしょう。

ところが、ストアドプログラム方式すなわち、処理手順を示すプログラムを、 コンピュークに入力すべき情報の一つとして扱うことのできる今日のコンピュー ケ方式では、当初の目的以外に、大きな特徴が認識されました。全く同一の機械 (ハードウェア)に対し、使用者が作波するプログラム(ソフトウェア)にれは使 用者によってそれぞれに異なる)をメモリに入れることにより、使用者のそれぞれの目的に合った仕事をする、という特徴です。コンピュータメーカは同じ機械 を大量に生産すれば、科学計算であろうと、在庫管理であろうと、人事管理、生 産ラインコントロール、座席予約、相性判断まで、プログラム次第で適用されて しまうのです。

半導体の技術が進步して数千、数万の部品を数ミり四方の中へ作り込めるようになったとき、専用の機能を持った LSI が、さまざまな目的に合わせて作られました。ところが大量生産にしか向かない LSI の弱点を補うべく、半導体メーカは 汎用 LSI の思想をコンピュータに 見出したのです。コンピュータを LSI 化すれば、多く用途のある。つまり大臓に売れる LSI が作れると考えたのです。マイク ロブロセッサはこのような中から誕生し、プログラムによって機能が決定される 汎用の論理素子として、すばらしい発展をとげ、現在も発展しつつある。"電子部品"なのです。マイクロブロセッサを中心としたマイコンシステムを利用しようとする場合。この辺を的確に把握してかかることが重要です。



# マイコンシステムの種類


→ イコンと呼ばれるコンピュータシステムには、いくつか考えられます。→
つに、パーソナルコンピュータやオフィスコンピュータに近い性能を持つ ものを"マイコン"と呼びます。これらは、コンピュータを小さく、安価にまとめ、事務所や大学の研究室や個人の知的玩具としてまで普及した個人用コンピュータシステムです。電気の知識がなくても、簡単な言葉を覚えれば誰でも使えるテレビ、オーディオなどと用を並べる全く新しいマニアライクな道具といえます。この場合のマイコンは、"My Computer"と解釈すべきでしょう。

もう一つの"マイコン"は、パソコンほどのはなばなしさはありませんが、工作機械や自動販売機や家電製品に組み込まれている。機器制御用のワンボードマイコンです。基板上に作られたマイクロコンピュータシステムは、産業用としての中心をなすものです。各種の用途でそれぞれの目的に合った設計がなされ、特徴を出しています。組み込まれた時点では、プログラムは固定化され、機器のユーザには、コンピュータとしての使用はできないのが普通です。

1 側の LSI 上にメモリや入出力ポートを作り込んだ**ワンチップマイコン**は、時計や電卓に使われています。中身を分析すれば、マイクロコンピュータに違いありませんが、LSI を外面から見た場合、一つの機能を持った専用LSI になってしまいます。 開発過程では、コンピュータの特徴が活きて、短時間に交価な開発経費で専用 LSI が作れるのです。機器制御用マイコンシステムをワンチップ化したと考えればよく、生産数量がきわめて大きい場合、コストやサイズ、消費電力などの点で、効果をあげることができます。

また、マイコンシステムを構放する最重要部品であるマイクロプロセッサ,つまり CPUの LSI を"マイコン"と呼びます。しかし、これだけではコンピュータとはいえず、周辺やプログラムを含めてコンピュータシステムが完成するのですから、あくまで CPU と呼ぶべきです。

#### 2 マイコンシステムの種類




# 特質を活かすシステム設計

ンピュータは、仕事を高速に処理することと、同じ機械(ハードウェア)で もプログラム (ソフトウェア) を変えるだけで異なった働きをさせられる こと、の2点が最大の特徴です。制御用マイコンは、メカニズムやリレーや論理 回路によるワイアードロジックからの延長線 Fにあり、高速性では ワイアード ロジックには一歩ゆずります。むしろ。プログラムにかかる機能面の柔軟性が大 きなメリットです。また、多機能化することが比較的容易であり、 お暗時に自己 診断をさせることすら可能です。マイコンボードとして決定された能力の限界以 内であれば、同一の規格化された基板を何種類もの製品に応用することができ、 開発コストの引き下げに効果が期待できるようになります プログラムもモジュ 一ル化し保管をすることにより、経験の蓄積ができ開発期間の短縮が図れます。 マイコンシステムの設計にあたっては、ハードウェア(以下、ハードといいま す)とソフトウェア(以下、ソフトといいます)の分相を決定することがポイン トになります。同路設計とプログラム設計の前段階としてのシステム設計といわ れる作業です。往々にして、電子技術者が設計したシステムはハードにウエイト がおかれてしまう傾向があります。ハード、ソフト共に精通した人が、目的の機 能と、開発コスト、ランニングコスト、メンテナンスコストなどすべてにわたっ て検討して決定すべきです。特に部品やボード。プログラムの標準化という音味 から、将来にわたって要求される機能の変動を見通すことが重要になります。変 動要素はソフトの分担とし、メモリの交換だけで対応できなければなりません。

概してコンピュータの特質を考えるならば、タイミング的に不可欠な部分をハード化し、他はソフトで実現する方法に利があるといえます。ハードを最小限に 止めることは、材料費、経年劣化、故障率を低減するうえで有利であることは明白です。

#### マイコン適用分野

- 多機能であって、ICレベルの論理素子で構成すると、大規模になりすぎるもの
- ◆大同小異の機種が多く、いちいち論理素子で構成したのでは設計に手間がかかり すぎるもの ------- 端末装置、NC 機器
- 納入先ごとの変更があるもの ── ビル防災システム、ホテル管理システム• あとで変更のあり得るもの ── 自動販売機,料金計算機
- 開発時間の限られる場合 ――・ハードウェアは標準品を使い、プログラムだけ を入れ換える





# Z-80 ファミリの特徴

Z -80はインテル社が開発した8ビットマイコン8008からの進化の流れを くみ、8ビットプロセッサとして一応の完成を見た製品です。デビューのタ イミングがマイコンの普及期と一致したこともあり、多くの技術者に受け入れら れた、標準的な依条を備えた汎用プロセッサです。

5 ボルト甲-電源、単相クロック、16 ビットの減算などの機能を持ち、発表当 時としては極めて先進的なマイコンでした。さらに機能を充実した8 ビットマイ コンは Z-80 以降も開発されています。しかし基本的な考え方は、Z-80 を踏襲し たものがほとんどです。すでに普及した基本体系を変えないことが、開発装置な どの環境や技術者のノウハウをはじめとする蓄積変産の有効活用を可能にし、客 品に市場厚間かできるのです。

初期のZ-80ファミリは、N-MOS プロセスでしたが、その後より低消費電力を 求めて C-MOS プロセスへ移行し、処理速度、動作温度範囲、動作電圧範囲、パッケージなどユーザの選択範囲を広げるべく、いろいろなパリエーションがそろっています。

機器の小型化の動きは複数のLSIを一つのLSIに集積することさえ要求し、コア方式といった単純化、画一化された開発手順で、用途別に特化されたIC「ASIC」を次々に生み出すことが可能になりました。Z-80 CPU を核とし周辺機能を取り入れたワンチップマイコンも各社から発表され、プログラム領域を外部におくことのできるタイプのものは、量産数の少ない用途でも高集権 LSI のメリットを取り入れることができ、喜ばれています。組み込む周辺機能はいろかる組み合わせがあり得、メーカでは各種の製品をそろえています。最近では、Z-80 の弱点とされていた、乗除算命令などを追加した CPU コアもあり、また Z-80 ファミリ以外の A/D コンバータやオマアンプ、コンバレータなどもそろえて、ますます選択の幅が広がり、使いやすくなっています。

#### Z-80 ファミリ

Z-80 CPU (Central Processing Unit)

Z-80 PIO (Parallel Input/Output Interface Controller)

Z-80 CTC (Counter Timer Circuit)

Z-80 DMA (Direct Memory Access)

Z -80 SIO (Serial Input/Output Interface Controller)

#### 特徴

- 8ビット標準アーキテクチャ
- 割り込み機能 ── コントローラ不要, プログラムが簡単
- レジスタ群 ―――― プログラム容量の圧縮・スピードアップ
- 命令セット ――― プログラム容量の圧縮・スピードアップ
- リフレッシュ機能 → ダイナミックメモリ使用可能 → コストダウン

#### 命令セットの特徴

- 8ビットマイコン標準的命令体系
- レジスタ、メモリのビットのセット、リセットテスト
- メモリプロックの転送、サーチ、入出力
- 2の補数をとる命令
- 4 ビット単位のローテーション
- 整理されたニモニック(暗記用命令コード)

# CPU JF ASIC


マイコンは大龍生産の得意な半導体メーカと、少量生産でも大規模集積回路
の思恵を棄りたい電子機器メーカのギャップを埋める、虹のかけ橋として
登場したわけです。2-80ファミリでは偶別の機能ユニットをそれぞれの LSI と
してまとめ、ユーザは必要とするシステムを、LSI の組合わせで構築するという
方法で、これを実現してきたのです。ところが、小ささへの価値報が高まるにつ
れて、複数 LSI の組合わせを1 個の LSI に集積したいという要求が強くなり、比
較的量産数の少ない分野でもワンチップマイコン導入の動きが起き。しかも応用
分野ごとの異なった要求仕様を満足する必要が出てきました。半導体メーカは、
画一的な製品構成から放け出て、応用範囲を拡大すべく、それぞれのユーザの要
罪念予法では自ずと限果があり、対応を模索してきました。

ASIC (Application Specific IC) [エイシック] というのは、特定用途向け IC と訳され、適応範囲を広げることを考慮せず、文字どおり特定用途だけを対象に考えて、LSI を開発する手法あるいはその製品のことで、新たな要望仕様に対するカスタム LSI と比較的容易に実現できるものです。個別の LSI に相当する機能セルを、それぞれの応用に設査な組合わせで選択し、一つの LSI 上に作り込む方法で、システムオンチップとも呼ばれます。

CPUコア ASIC は CPU を核として必要な機能を組込んだ LSI で、あたかもブ リント基板上に CPU と周辺 LSI を並べてできるワンボードコンピュータのよう に、シリコンチップ上に機能セルを並べてできるワンチップマイコンなのです。 この CPU コアとして、最も普及している Z-80 CPU を使用できるメリットはは かり知れず、すでに数社の半導体メーカから発表されています。

しかし、いかに ASIC といえどもある程度の数量規模がないと生産ラインに乗せることはできませんし、数量規模が見込めれば価格的に有利になります。半導 体メーカでは数量規模がないユーザのために、いろいろな組合わせを持ったコア マイコンをあらかじめ用意し、対処しています。

#### システム構成に必要な LSI の組合せ



#### 必要な機能を一つのシリコンチップ上に集積した IC



# **Z-80 CPU**

PU (Central Processing Unit) は Z-80 ファミリの中様をなすものであり、
ファミリの性格を決定する中心要素です。なお、ファミリで CPU 以外の LSI を、周辺 LSI とかべりフェラルと呼ぶことがあります。


Z-80 CPUには8ビットの汎用レジスタが12個あります。2個をつなげて16ビットレジスタとして使用することもできます。インデックスレジスタは2個あり、他にスタックポインタ、プログラムカウンタ、割り込みベクトルレジスタ、メモリリフレッシュレジスタ、フラグレジスタ、アキュムレータがあります。


これらのレジスタや命令を解析し実行する制御部や演算部の働きは、以下の項 で解説します。

外部端子には、アドレスバス 16本、データバス 8本、システム制御線 6本、CPU 制御線 5本、バス制御線 2本、それにクロックと電源が出ています。図で、トライステートと記入されている端子は、"H"と"L"の二値状態のほかに、端子と内部が電気的に切り離された"ハイインビーダンス"状態を持つものです。動作と関係のないときはこの状態になっており、外部からの負荷にならないようになっています。

Z-80 ファミリは、使用可能なクロック周波数により、いくつかのバージョンに 分けられています。また、停止時に消費電流を減らす機能が付いたものや、特に 高信頼度の要求される用途向けなど、さまざまなバリエーションのデバイスが作 られています。







# Z-80 PIO

PU の次によく使われるのが、この PIO (Parallel Input/Output Interface Controller) です。CPU からの信号を受けて、外部の装置に出力したり、外部装置からの信号を受けて、CPU へ伝えたりするデバイスです。

CPUの信号は、データバスを入出力以外の用途にも時分割で共用しているため、大変複雑を信号になっています。PIOは、この中からある特定の時点のデータバス上の信号をとらえて外部との受け渡しをするためのもので、一般にラッチと呼ばれるロジックに、使いやすい機能を付け加えた LSI といえます。信号は 8 ピットを必知に扱います。動作は次の四つのモードがあります。


モード 0 出力モード モード 1 入力モード モード 2 入出力モード スカモード 3 入出力モード


モード3 ビットモード (ビット単位に入力,出力を選択できる)

モードやその他の動作条件は、CPUからの信号により内部の削削レジスタに制 御ワードを書くことによって設定されます。制り込みはCPUとPIO(または他の ペリフェラル)のみで制御され、優先順位の決定や、どのペリフェラルからの割 り込みかの解析や、割り込み処理プログラムルーチンからのリターンは、自動的 に行われます。

PIO の内部にはほぼ同一のボートが二つあり、それぞれ別の動作モードで使う こともでき、割り込みも 2 系統発生させることができます。 優先順位は、A ボート → B ボートの順です。







# Z-80 CTC

■ TC (Counter Timer Circuit) は、パルスのカウントダウンをする LSI で す、不等定限期の外部パルスをカウントし、設定数になると割り込みを入 れたり、ゼロカウント出力を出したりすることができます。不特定なパルスでな くクロックのような決まった周期のパルスをカウントすることにより、タイマと しても使えるわけです。


何個目のパルスで割り込みまたはゼロカウントするかの設定や、カウントバル スのエッジ(立ち上りか立ち下りか)の選択などは CPU からの書き込みによって プログラムされます。またカウントの途中での残り数は、CPU がカウンタの内容 を読み出すことによって知ることができます。


設定できる数は1~256までですが、くり返して何回目かの割り込みでカウント 終了することにより範囲は広がります。また、ゼロカウント出力を次チャネルの カウンタへ入れてやれば、256°までが扱えます。したがって、n 側つなげば 256° となります。

1 偶の CTC には四つのチャネルか内蔵されていて、別々の目的に使用することができます。 ただしピン数の関係で 4 個目のチャネルは、ゼロカウント/タイムアウトの出力が出ていませんので、割り込みによりカウント終了となる使い方しかできません。

システムクロックのカウントダウンによるタイマとしての使用時は、プリスケーラによってクロックを 16 または 256 分周したパルスをカウントします。タイマの起動は自動的に行うことも、また外部トリガによって行うこともできます。

8 Z-80 CTC





# **Z-80 DMA**

➡ モリ内、あるいはメモリと人出力(IO)ボートとのデータの転送は、通常はCPUが一度レジスタへ読み込み、次に書き出すという方式で行います。

Z-80には、単命令で一連の複数のデータを転送するプロック転送命かがありま
す。プログラムステップ数は少なくなり、便利ではありますが、転送に要する時間は、1バイトずつくり返しループを実行して、転送するのと大差ありません。この転送の作業だけを高速に行う周辺 LSI が DMA(Direct Memory Access)です。

CPUから、あらかじめ転送されるデータの入った元のアドレス (ソース) と転送先のアドレス (ディスティネーション) と、転送するバイト数を DMA 内のレジスタへ書き込めば、自動的に指定の転送を行いますが、特定の入出力ポートへ次マネーションは、自動的にカウントアップを北ますが、特定の入出力ポートへ次マに出力または入力するときはカウントアップを北めておくこともできます。


転送だけでなく、転送しながら、あるいは転送をせずに指定されたビットパタ ーンとデータのビットパターンの一致をチェックすることもできます。これをサ ーチと呼んでいます。サーチの終了 (一致) は、転送終了とは区別できるよう削 り込みがかかります。

DMAが動作中は、アドレスバスやデータバスは占有されますので CPU は待ち 状態になりますが、指定により CPU 優先として 1 バイト単位に転送することや、 外部ロジックからの切り換えにより CPU へバスをあけ渡すこともできます。


DMA や SIO を使うシステムは、かなり大がかりなものになります。

本書では、初歩的な内容をわかりやすく解説することが主目的ですから、これら を対象からはずし、次のステップでの修得を期待します。

#### 通常の転送 (メモリ→メモリの場合)



#### DMA 転送(メモリ→メモリの場合)



# Z-80 SIO

P 10 は、データを並列に入出力するためのボートコントローラですが、この SIO (Serial Input/Output Controller) は、データを直列に、すなわち時間経過に従って入出力するボートコントローラです。電話回線を使って長距離の通信を行なう場合はもとより、同一機器の匡体内でもケーブルが長くなる所は、データ通信線の数が少なくですむシリアル伝送を利用することがあります。もちろん他の条件が同一なら伝送速度はパラレルの1/8になることはやむを得ません


シリアル伝送の方式には、同期・非同期、バイト指向・ビット指向などがあり、 また通信速度や電圧、電流など、何種かの規格があります。コントロールプログ ラムと外部付加回路によってほとんどの方式に対応できる。 きわめてぜいたくな 機能を持った LSI です。

この SIO のチップ (LSI の中のシリコンウェハ上の本体) は 41 側の外部端子を 持っていますが、パッケージは 40 ピンであるため、外部ピンに接続されない端子 があるもの 2 種類と、2 本の端子を 1 本のピンに接続したものの合計 3 種類の SIO があります。これをボンディングオブションと呼んでおり、SIO-0、SIO-1、 SIO-2 と区別しています。

SIO はきわめて多機能であるため、すべての動作を理解しようとせず、シリア ル伝送の方式を理解したうえで、SIO の機能の必要な部分を使用するよう考える のが効果的です。



- 外部装置から送り込まれるデータバスの内容を、ある 瞬間をとらえて(IOサイクルに)CPU側のシステム データバスに送り出す。
- ◆ CPU 側のシステムデータパスの内容を、ある瞬間を とらえて保持し、外部装置への受け渡しのタイミング をとる。



- 外部装置から送られてくるデータ線上のパルス列を、 8 ビットの並列データになおし、CPU 側へ送り出す。
- 8 ビットの CPU 側データバスの内容を、時間と共に順次、データ線へ送り出す。
- 上記に必要なコントロール信号、内容の検査をするための付加情報を扱う。

# メモリの種類と用途

マ イコンシステムで使われるメモリには何種類かありますが、現在ではほと んどが半導体素子で構成される LSI メモリです。

LSIメモリは ROM (リードオンリーメモリ)と RAM (ランダムアクセスメモ リ)に大刺されます。ROM は書き込みに特別な表置が必要で、CPU からの書き 込みはできません。ただし電源を切っても内容は消えないため、プログラムを入 れておくのに主に使われます。RAM は、CPU からの書き込みができますが、電 郷を切ると内容は消えてしまいます。

ROMには、マスク ROM と PROM(プログラマブル ROM)があります。マスク ROM は半導体工場で生産する時点で内容が決定されてしまいますので、同一内容の量能に適しています。PROMは、ROM ライクという装置で書き込みますが、一度書いたら変更できないもの(バイボーラ型 PROM)と 鑑定信号で消まできる EEPROM(エレクトリカルイレーザブル PROM)と紫外線照射により消去できる UVEPROM(カルトラバイオレットイレーザブル PROM)があります。一般的には UVEPROM を単に EPROM と呼び、多く使用されています。

RAMはSRAM(スタティックRAM)とDRAM(ダイナミックRAM)があります。SRAMはフリップフロップにより構成されたメモリで、使いやすい特徴があります。DRAMはコンデンサの電荷蓄積を応用したメモリですから、時間と共に消えてしまいます。消えないうちに(実際には2ms以下ごと)に一度読み出して、再び同一内容を書き込むようにします。これをリフレッシュといい、Z-80では、CPUが命令コードを解析している時間を利用して自動的にリフレッシュする機能を持っています。コスト的にはメリットがあるのですが、ドライブのインクフェースが複雑になり、むずかしさが残ります。最近ではメモリ内部にリフレッシュ機能を持ち、疑似的にSRAMと同様に使えるDRAMもあり、疑似SRAMと呼ばれています。また、電源を切っても内容の消えない不揮発性RAM、NYRAM(エヌブイラム)が普及しばしめ、理想的な半導体メモリとして、多方面に使われるようになってきています。

### 使い方による分類




### 主に

ROMはプログラムを書いておく RAMは一時記憶用データ格納 読み出しだけだが電源を切っても 消えないから 読み書きできるから

### よく使われるメモリの例



SRAM 1 M (256 K×4)



メモリは容量、生産工程、バッケージなどが各種あります。 メーカのマニュアルによって適当なものをさがすことも重要 な仕事です。

# ビットパターンと 16 進表現

□ PU内部や入出力信号線は、電気的に電圧が高い状態と低い状態の二つで、 産球を持つようになっています。1 本の電線では信号が有る、無い、の二つ の状態でしかあり得ませんが、複数の電線を一束にして考えると、高・低の組合 わせは2の累乗で増加します。アドレスバスは16 本ありますので、16 本の電線の 高・低の組合わせは2<sup>64</sup>=65536とおりになります。すなわち、CPUの出すアドレ ス情報は65536のメモリを識別できることになります。データバスは8 本ですか ら、データとしては2<sup>64</sup>=256とおりの種類が得られます。しかし数回に分割してや りとりをすれば、理論的には無限の組合わせが得られます。8 本では数値としては 0~255までしか表現できないはずですが、実際にはもっと広い範囲の数値を扱え るのはこのためです

一つの2 値状態を表現する単位をビットと呼びます. アドレスバスは 16 ビットです。電圧の高い状態のことを"H"または"1"と呼び、低い状態のことを"H"または "1"と呼び、低い状態のことを"L"または "0"と呼びます。16 ビットの状態を表現するのに"1"と"0"を 16 個本でもよいのですが、長くて扱いにくいので困ります。そこで"1"と"0"の組み合わせ(ビットバターンを 2 進数とみなして、これを 16 進数に変換して扱うと大変便利になります。要するに、ビットバターンを 4 桁ずつ区切って"1"。"0"の組合わせに名前を付けたと考えればわかりやすいでしょう。名前は数字の0-9、次が10でもよいのですが、2 桁になってしまうので A と呼び、次に B、C~Fまであります。0~Fで16 ありますので16 進数になるのです。本書でもビットバターンをいちいち書くのは大変なので、16 進数で表現します。その場合は後に 日を付けて 10 進数と区別します。2-80 のアセンブリ語でもこのように書く決まりになっています。またマシン語の命令も本来はビットバターンで表現されるはずですが、一般的に 16 進数表現で扱います。

演算はビットバターンを2進数として行います。普通は0~255(8ビットでは) になりますが、符号を付けて-128~+127として考えることもできます。どちら をとるかでプログラムは異なります。 ● 電圧が高い (低い)







⋒ スイッチが上に倒れている(下に倒れている)

ランプが点燈している(消えている)







などを"1"というとき、( )内のときは"0"という→誰かが決めた

※ 4つ要素が並ぶとすると下のとおり16とおりのパターン(組み合せ)が考えられる。

1 1 1 0 E 1 1 1 1 F いちいち書くのは大変なのでパターンに名前をつけることにした(右欄).

要素が4つだから → 2<sup>4</sup>=16 とおり 要素が8つだったら → 2<sup>8</sup>=256とおり 要素が16だったら → 2<sup>16</sup>=65596とおり

- # パターンを2進数と見なすと名前は16進数になる。 コンピュータ内の演算はこのパターンを2進数と見なすことにより数値を表現して行われるようになっている。
- \* たった8本の電線(信号)でも256とおりの状態を表現することができる。
- "1" のことを "H" (high), "0" のことを "L" (low) と呼ぶこともある.
- ●普通は"0"になっていて、"1"になったら「信号がある」と決めておけば、"1"のことをアクティブという。
- ●普通は"1"になっていて、"0"になったら「信号がある」と決めておけば、"0"のことをアクティブといい「この信号は負論理だ」という。

# プログラムの実行

→ モリに書き込まれているプログラムは、マシン語です。マシン語は実数字


の組み合わせで、人間の目にはきわめてわかりにくいものですが、たとえば「AとBを加えてAに入れよ」とか、「止まれ」とか、「Aの内容を10番のボートへ出力せよ」といった命令にそれぞれ付けられた番号なのです。CPUは、日本語や英語で書かれるより、番号のほうが簡単に見分けることができます。

プログラムの書き込まれたメモリには、これも番号=番地 (アドレス) が付けられています。実行するときは、まずゼロ番地に書かれた命令から順次1 ずつくりあげていきます。ところが命令の中に「何番地へ飛び(ジャンプ)ます。また「前の演算の結果がゼロならは何番地へ飛び(ジャンプ)ます。また「前の演算が、ゼロならな任何番地へ飛び(ジャンプ)ます。また「前の演算が、ゼロならな任何番地へ飛び」という命令では、条件によって、ゼロなら飛び、ゼロでなければ次の番地の命令を実行します。

サブルーチンコール命令があると、指定された番地。飛び、そこから順次実行 し、最後に付けられたリターン命令で、先ほど飛んできた番地の次、戻ることが できます。同じ手順を何度も使いたいときによく使う方法で、飛ぶ前のプログラ ムをメインルーチン、飛んでくるプログラムをサブルーチンと呼びます。

サブルーチンとよく似ているのか割り込みです。割り込みは、命令があって特定の番地へ飛ぶのではなく、電気信号がCPUの割り込み信号端子に与えられると、どこの命令を実行中であってもある特定の番地へ飛び、リターン命令で元のメインルーチンへ戻ります。この特定の番地に置かれたプログラムを割り込み処理ルーチンと呼ばれます。

CPU内には、プログラムカウンタ (PC) と呼ばれるレジスタがあり、この内容 で、いま実行すべき命令の入っているメモリのアドレスを示すようになっていま す、一つの命令を実行するたびにこの PC を増やし、次の命令のアドレスを指しま す、また、特定のアドレスへジャンプするようなときは、PC へ飛び先のアドレス を強制的に入れることにより目的を達成します。



命令署長

47

- 80

Aの内容をBへ入れよ -

止まれ AにBを加えよ

# CPU の信号のやりとり

■ PUにはたくさんの信号入出力線が出ていますが、これらの信号線を使って、基本的な六つの動作を時分割的に行います。それぞれをマシンサイクルと呼びます。

1. **フェッチサイクル** (M1 サイクル)

メモリに書き込まれているプログラム命令を CPU 内の命令解析用レジス タ (インストラクションレジスタ) へ読み込み、解語する

2. メモリリードサイクル

メモリからデータを CPU 内のレジスタへ読み込む。

3. メモリライトサイクル

CPU 内のレジスタからデータをメモリへ書き出す

4. IO リードサイクル

入力ポートからデータを CPU 内のレジスタへ読み込む。

5. IO ライトサイクル


CPU 内のレジスタからデータを出力ポートへ書き出す。

6. リフレッシュサイクル

DRAM をリフレッシュするためのアドレス信号を出す。

以上のほかに、一連のサイクル動作ではありませんが、単独の意味を持つ信号 が七つあります

- ウエイト;クロックサイクル数を増やす。
- インタラプト;割り込み要求。
- 3. ノンマスカブルインタラプト;ノンマスカブル割り込み要求。
- 4. リセット;初期状態に戻す。
- バスリクエスト; CPU の動作を停止させバスを空け渡す要求
- 6. バスアクノリッジ;バスリクエストを受け付けた返事.
- 7. ホルト: CPU がホルト命令を実行し, 停止状態に入ったことを外部へ知ら せる



- は一連の動作(マシンサイクル)で、アドレス情報と データの受け渡しを伴う。
  - → は情報の受け渡しは伴わない。

# データバス, アドレスバスと システム制御信号

PUにある8本のデータパスは、CPUと外部とのデータを出し入れするための信号線です。CPUの動作サイクルによって乗ってくるデータの意味は異なります。フェッチサイクルでは、メモリから命令コードが乗ってきますし、メモリリードサイクルではメモリからデータが乗ってきます。またメモリライトサイクルでは IOライトサイクルでは、CPU内のレジスタからのデータがデータバス上に乗せられます。


このようにデータバスは、その時々によって種々の信号の出し入れに使われます。

また、アドレスバスもフェッチサイクルでは実行すべき命令の入っているアドレスが出力され、メモリリード、ライトサイクルでは、読んだり書いたりするメモリのアドレスが出力され、また、IO ライト、IO リードサイクルでは、入出力すべき IO ポートのアドレスが乗せられてきます。

データバスにせよ、アドレスバスにせよ、目的の異なる信号が次々に乗せられますので、現在の信号は何を意味するかを識別するための、別の信号線か必要になります。リード(RD)、ライト(WR)、メモリリクエスト(MREQ)、10 リクエスト( $\overline{\text{ORQ}}$ )、エムワン( $\overline{\text{MI}}$ )、リフレッシュ( $\overline{\text{RFSH}}$ )の各信号の組み合わせが、この役割をしています。実際にはこれらの各信号がすべて同時に出たり、止まったりするのではなく、それぞれのタイミングで変化します。アドレスバス、データバスの占有時間も目的により異なります。

CPU の信号のうちデータバスとアドレスバスだけは正論理。すなわち、1のと き "H" レベル、0のとき "L" レベルとなります。他の信号線はすべて負論理で、 普段信号のないとき "H" になっていて、必要なときだけ "L" になります。

負論理の信号名の略称には―― (バー) を付けて表わします。



### ジステム制御店写稿

エムワン (MT) メモリリクエスト (MREQ) IO リクエスト (TORQ) リード (RD)

10リクエスト (10HQ) リード (RD) ライト (WR) リフレッシュ (RFSH) これらの組合せでアドレスパスに 乗っている情報。データパスに乗 っている情報あるいは、CPUガ データパスにどこから情報を乗せ てもらいたいかを表現している。

- \*CPU は命令の内容によって、送り出すべき情報を送り出し、要求すべき情報を受けとる。
  - 情報はデータバスを使う.

送り先や要求先は、システム制御信号とアドレスバスで指定する.

\*メモリやIOボートなど問辺回路は、上のCPUの要求に対しある時 購内に正確に応答しなければならない。これは汎用CPUの場合ユー ザの利用技術にかかっている。

# 命令語の構成

マ シン語の命令は、一つの機能を持つ命令が1~4バイトで構成されます。 1バイト命令は、オペコードだけで意味を持つ命令です。

2 バイト命令は、オペコードと、オペランドに記述された数値を次の1 バイトに 持つものと、2 バイトで一つのオペコードを意味するものがあります。


3 バイト命令は、オペコードと、オペランドに記述された数値を次の2 バイトに持つものと、2 バイトのオペコードと1 バイトのオペランドを持つものがあります。

4 バイト命令は、2 バイトのオペコードと 2 バイトのオペランド情報により構成されます。

オペコードが2バイトにわたる命令はZ-80 特有のものです。最初の1バイトをフェッチし解読した時点で、2バイトのオペコードを持つことがわかりますから、あと1バイトをフェッチし解読します。したがって、フェッチサイクルが二つあり、エムワン( $\overline{M1}$ )信号も2回出されます。

CPUは、この1~4バイトで構成される命令をフェッチサイクルとメモリリードサイクルを起動して全部読み込み、意味を解析し実行します。これが終わると次の命令へと順次読み込み、解析、実行をくり返していきます。

一つの命令を実行する一巡を、**命令サイクル** (インストラクションサイクル) と呼びます。



# 命令の実行

プリ この命令には、3Aという番号が付いていて、CPU内部では、この番号で意味がわかるようにできています。3Aの次に二つの情報、1とmが連続している3バイト構成の命令です。 具体的には「1m番地のメモリの内容を CPU内の Aレジスタへ入れよ」という意味があります。1とmは各8ビットで、メモリアドレスは16ビットで表わされますので、二つで一つのアドレス情報になります。このときメモリ上には「1仕位」とm(下位)を反対にして、m、1の順で並べる規定になっています。

### M1サイクル (フェッチサイクル)

プログラムカウンタ(PC)の内容で示される番地から 3  $\Lambda$  をフェッチする。 CPU 内のインストラクションレジスタへ入れてこの意味を解析すると、次に何をすべきかわかり以下を実行する。PC (1) (2) (3) (3) (4)

### M2サイクル (メモリリードサイクル)

PC の内容番地より m を読み込んで制御部のレジスタへ一時格納する。 PC に 1 を加える。


### M3サイクル (メモリリードサイクル)

PC の内容番地より1を読み込んで制御部のレジスタへ一時格納する。 PC に1を加える。

### M4サイクル (メモリリードサイクル)

制御部のレジスタへ格納したlとmにより一つのアドレスlm を構成し、lm 番地の内容を読んでA レジスタへ入れる。

以上の四つのマシンサイクルによって命令を実行したわけですが、命令の内容 によって、それぞれのサイクルの組み合わせは異なり、サイクル数も異なります。 ただし、どんな命令でも必ず、フェッチサイクルが最初に起動され、フェッチし た命令の内容によって次に何をするが決定します。



## 命令実行の一例

- ① 0015番地の命令を実行する順番が くると、CPUはアドレスバスに0015 を乗せ、システム制御信号はメモリか にの金金精製みた要求する。
- らの命令読み込みを要求する。 ② メモリはこれに対し0015番地の 中身をデータバスに乗せる。
- ③ CPU はこれを受けとり命令の意味 を解析する。

### 以下解析の結果

- ④ CPU はアドレスバスに 0016 を乗せ、システム制御信号によりメモリからの読み込みを要求する。
- ⑤ メモリはこれに対し0016番地の 中身をデータバスに乗せる。
- ⑥ CPU はこれを受けとる.
- 同様に0017番地の中身も受けとる。
   いま読み込んだ0016と0017番地の中身をつないで0205という値を作り、これをアドレスバスに乗せ、システム制御信号によりメモリからの
- 読み込みを要求する。

  ⑤ メモリはこれに対し 0205 番地の
  中身をデータバスに乗せる。
- ① CPU はこれを受けとり A レジスタ へ入れる。

①~③ がフェッチサイクルで、各命令実行 ごとにまずこのサイクルに入る。

# アセンブラ記法のルール -1-

16 進数で表現されるマシン語命令では、人間には覚えにくくわかりにくいため、 直感に訴えるような英語の略語 (ニモニック) を対応づけたのがアセンブリ言語です。 アセンブリ言語で書かれたプログラムをソースプログラムと呼びます、ソースプログラムをマシン語に、自動的に置き換えるプログラムがアセンブラです。 このアセンブラブログラムが読み込むソースプログラムの書き方には、一定のルールがあります。

ラベルはアドレスに付ける仮の名称です。この命令のアドレスへジャンプした り、参照したりするために必要なところだけでよく、付けなくてもよいのです。 英文字で始まる6文字以内の美数字列で、後で見てわかりやすい名前を付けます。 オペコードは命令語のニモニックです。CPU の持つ命令の中から必要なものを 選んで使います

オペランドは、オペコードによってはないものもあります。一つだけのものも、 "、"で区切って二つ必要なものもあります。二つ必要な命令の場合は、前に書くのがディスティネーション、後に書くのをソースといって、ソースからディスティネーションへのデータの移動を意味します。ソースまたはディスティネーションをかっこでくくるときは、かっこ内のアドレスのメモリに入っている内容を 意味します。かっこ内がレジスタ名のときは、そのレジスタに入っている内容を プドレスとしたメモリを意味します。

コメントはプログラムをあとで見たときに、わかりやすくするために必要なことをメモしておく所です。的確なコメントを豊富に付けられたプログラムは、誰が見てもよくわかり、大変便利なものです。

アセンブリ言語で書く命令には、上のようにマシン語命令に変換されるものの ほかに、疑似命令といって、マシン語に変換されずに、アセンブラブログラムに 対して指示を与えるだけの命令もあります。また、アセンブラブログラムがマク ロアセンブラと呼ばれる場合は、1命令をあらかじめ別に定義された数側以上の マシン語命が群に変換するマクロ命令といったものも使うことができます。



### オペランドの表記法

	ディスティネーション	ソ - ス
レジスタ名	レジスタ	レジスタ
定 数		定 数
(レジスタ名)	レジスタの内容アドレスのメモリ	レジスタの内容アドレスのメモリ
(定数)	定数アドレスのメモリ	定数アドレスのメモリ

16 進表現で、最上位が A~F のアルファベットになるときは頭

に0を付け、ラベル名と区別する.

(例) A000Hは0A000Hと書く

# アセンブラ記法のルール -2-

看面の先頭、すなわち前の行の最後に付けられた C/R (キャリッジリターン) の次に続く文字列は、ラベルです、英大文字に続く 英数字の組み合わせで、 6 文字以上は無視されます。ラベルの文字列の直後に":"コロンがあれば、行頭 でなくてもラベルとみなされます。ラベルを付けない行は、1 個以上のスペースを ラベルばわりに入れておきます。

ラベルと1個以上のスペースで区切られた後にオペコードを書きます。命令表 の中から選んでください。全部で74あります。

オペコードと1個以上のスペースで区切られた後には、そのオペコードに対するオペランドが続きます。二つ必要なときは"、"コンマで区切ります。このオペランドは、レジスタ名、16 進表現の定数、10 進表現の定数、フラグの状態(分岐の条件)名、を書きます。定数は、他の命令に付けたラベルを書いてもよく、ナャンブする場合などは特に絶対番地を計算しなくてもよいので便利です。オペランドのソースやディスティネーションに ()かっこを付けたときは、その内容を番地とするメモリの内容を意味します。

オペランドに書く定数は、10 進表現で書いてもよいし、16 進表現で書いてもよ いのですが、10 進表現で書くときは、後に H (ハキサデシマルの頭文字)を付け なおきます。また、先頭がアルファベット A-F で始まるときはさらに前に0を 付けてラベルでないことを特徴づける約束になっています。

コメントは行中のどこにでも":"セミコロンがあれば、それ以後は自由にコメントエリアとして使うことができます。ただし1行は通常80字位までで切られることがありますので、長くなる場合は数行に分けます。

Z-80 のアセンブリ言語は標準的な取り決めがありますが、アセンブラブログラ ムの種類 (メーカや機種) により若干の違いがあります。アセンブラを使うとき は、それぞれの説明書を一読してください。

### ZBM MACRO ASSEMBLER V1.1 PAGE : IPI 2 OPG \* аггаан 3 FERR SEED A. ØEDH : MODE 4 FF02 D3F3 OUT (RE3H), A : MDRØ 5 FE04 3E37 LD A.037H ; SLP 6 FE06 D3F2 OUT (MF2H), A : CDR EERR DREG I Pa: D. (REGH) . ISP TN 8 FFØA CB7F BIT 7, A : CCE 9 FFØC 20FA TP NZ, LPØ ; CCE WAIT 10 FERE 0610 R. 16 : BLOCK COUNT 11 FF10 210000 LD нь, оооон : ADDRESS LP1: A. OFFH : WDC SET 12 FF13 3FFF LD (RETH), A 13 FF15 D3F1 : WDC 14 FF17 3F3B A. AZBH : RDI LD 15 FF19 D3F2 (RE2H), B : CDR 16 FE1R DRE6 IP2: TN A. (REGH) : ISR 17 FEID CRAF RIT 5.0 : 00 18 FF1F 2007 JR NZ, LP3 - 定数 (番地) の代りにラベル 19 FF21 DBF0 IN A, (ØFØH) DBR THI 28 EE23 2E CPI 21 FF24 77 LD CHLYA : DATA LOAD 22 FF25 23 HL INC ADDRESS COUNT UP 23 FF26 18F3 JR BIT 24 FF28 CR7F I P3: NZ,LP2 25 FF2A 20FF .TR : CCE/DA WAIT 26 FF2C 18F5 D.INZ I P1 : END? 27 FE2F C300F0 .TP EXIT RETURN TO MONITOR 28 ・コメント行(見やすくするために一行あける) 29 FAAA FXIT: FOII \* ағааан



END \*

行番号

30

- ORG:以下のプログラムを配置するアドレスを指示する。
  - EOU: ラベル名の文字列をオペランドの数値とすることを指示する。
  - END: プログラハの終りを明示する

# 命令の分類

Leke 能別に命令を分類すると、次のようになります。

### **532** 8ビットロート

1バイトの情報をレジスタ間、レジスタとメモリ間で転送する。1バイト定数をレジスタかメモリへ入れる。

### 16 ビットロード

2バイトの情報をレジスタ間、レジスタとメモリ間で転送する。2バイト定数を レジスタへ入れる。

### レジスタ交換

レジスタの内容を入れ替える.

### メモリブロック転送

メモリ内の複数バイトのブロックを別のアドレスへ転送する。

### メモリブロックサーチ

メモリ内ブロックに指定の情報があるかどうか探す。

### 8ビット演算、論理演算

1バイト単位の加減算、論理和、論理積、排他的論理和、カウントアップ、カウントダウン、比較をする。1または2の補数をとる。

### 16ビット演算

2 バイト単位の加減算、カウントアップ、カウントダウンをする。

### ローテートシフト

レジスタ、メモリのビットパターンを回転させ、または左右へずらす。

### 10 進 補 正

2 進化 10 進数として扱うデータの加減算後の補正をする。

### フラグ操作

キャリフラグを"1"にする、反転させる。

### CPU 制 御

プログラムの実行と、割り込みを制御する。

### ビット操作

レジスタ, メモリの特定の1ビットを "0" か "1" にする. また, 判定する. ジャンプ

プログラムの実行を条件によりまたは無条件で、指定のアドレスへ移行させる. コール、リターン、リスタート

プログラムの実行を条件によりまたは無条件で、指定のアドレスへ移行させる。 ただしこのとき、リターン命令によりもとのアドレスへ戻れるような手順を 含んでいる。

### 入力出力

指定のIOポートヘレジスタとの間で1バイト情報を入・出力する。

### 連続入出力


メモリブロックを1バイト単位に連続して出力する.

メモリブロックへ1パイト単位に連続して入力する。

### マイナス数の表現(2の補数)

2 進数でマイナスを表現するには、多くの場合次の手法がとられます。

4ビットだけで考えれば、ゼロすなわち0000のひとつ前の一1は1111になります。なんとなればこれに1をたすと桁上りをして1000ですが、4ビットだけで考えているので桁上りを無視せざるを得ないからです



上記のとおり、4 ビットでは0~F(10) または-8-+7 を表現することができます。正数を負数に変えるには、ビットの"1"、"0" を反転させて1 を加えればよいのです。

# メモリ空間と IO 空間

Z -80では接続できるメモリは最大 64 K バイト (K は 1024) です。これはアドレスバスが 16 本あるので、2<sup>16</sup> -64 K となるからにほかなりません。メモリとは別に 10 の領域として 256 のアドレスがあります。したかって、10 ポートは 256 まで接続できることになります。これは、10 ード、10 ライトサイクルではアドレスバスの下位 8 ビットのみ使用しているためで、2<sup>8</sup> =256 ということで、同じアドレスバスをメモリリクエスト信号と 10 リクエスト信号により切り換えて、使用するためにメモリ空間と 10 空間を別々に持ったことになります。


メモリ空間へのアクセスは、ロード[LD]命令を使い、IO 空間へのアクセスは、 イン [IN]、アウト [OUT] 命令を使います。IO 空間へのアクセスのほうが、タ イミング的に長い時間がとれるようになっています。

アセンブラ記法で IO 空間のアドレスを示す場合は OUT (OOH), A のようにかっこに入れる決まりになっています。

バイト 08ビットを1バイトと呼ぶ、8ビットのCPUはバイトマシンと呼ばれ、

8ビットを同時に扱うので、メモリは1アドレスのアクセスで8ビット (アータバス8本) の読み書きが行える構成とする。

○したがつて、1アドレス4ビットのメモリ(2114など)では2個、1アドレス1ビットのメモリ(4116など)では8個並列に並べる。



方法で回路なりLSIの応答を制御する場合が多い.

43

# アドレスデコーダ

アドレスパスに出力されるビットパターンは、16本の端子から65536とおり もありますから、どのパターンのときはどのメモリを選ぶかを決めてやら なければなりません。


アドレスパスに出てくるアドレス信号のビットパターンから特定のメモリや [Oボートを選び出すセレクト信号 (イネーブル信号)を作り出すわけです。メモ りはたとえば、256 バイトのメモリであれば、LSI の中に256 バイトすなわち、ア ドレスパス8本分のデコーダを持っていて、内部で特定のメモリセルを選択して くれます。ところが、このメモリを複数使用するときや、[Oボート用のペリフェ ラルを複数使用するときは、CPUとペリフェラルやメモリの間にアドレスデコー ダが必要になります。デコーダは通常74 HCシリーズなどの標準ロジック IC で 構成します。

番地だけでなく、メモリ空間と IO 空間の切り換えも、ここで行なうのが普通で
す。メモリリクエスト (MREQ) かアクティブつまり、負輪理出力ですから "L"
になったときはメモリがイネーブルに、IO リクエスト (IORQ) がアクティブならば IO ボートがイネーブルになるようなロジックを組むのです。通常問題になることは少ないのですが、メモリや IO ボートヘセレクト信号を出してから実際に
イネーブルになり、データを受け入れまたは出力するまでの時間は、CPU の動作時間に適合しなければなりません。CPU より遅くて間に合わない場合は、ウェイト信号を CPU に与えて一時待たせるなどの方法をとります。メモリや IO ボートの応答時間と、アドスデコーダなどの遅れ時間を含めて考える必要があります。しかし一般には、この遅れは無視できる場合のほうが多いようです。

アドレスデコーダとしてよく使われる標準ロジックICは74 HC 139 や74 HC 155 などがあります。規格表から目的に合うものを探し出し、価格や入手状況 を検討して決定してください。

### ── 16バイトメモリのアドレスデコーダ

16 バイト=21:4本のアドレスバスで16 のアドレスを表現できる



### デコーダの出力


### (X は何でもよい)

1 1 0 14

ナシ

1 1 1 15

- MREQ ガノンアクティブ (負論理だから \*1\*)
   のときはメモリセレクトはしない。
- MREQ ガアクティブ("0") のときだけ A₀ から A₃ のビットパターン16種により16本の出力のどれかヘセレクト信号を出す。
- ●セレクトされたメモリはデータバスとデータの 受け渡しを行う。




# バスバッファ

TLのロジックICには、ファンイン、ファンアウトという概念があります.
マイコンの周辺の場合"H"と"L"のほかに、電気的に切り離まれたハイインビーダンスの3種類の状態をとるスリーステートの端子が多いため、単純には考えられなくなります。Z-80ファミリの出力端子は、一つのノーマルタイプのTTLをドライブできる能力を持っています。LSタイプであれば四つまで可能です。これ以上の素子をドライブしなければならないときや、接続ケーブルを長く引き回すとさは、バッファを入れなければなりません。特に長いケーブルを使用するときは波形の乱れやノイズ防止のため、バスドライバ、レシーバの能力に特別の考慮が望まれます。ときにはフォトカプラやシュミットトリガが使われることもあります。

メモリなどが何枚ものボードで構成される場合、ボードの出入口のところにバ スパッファを設けるのが普通です、単にパッファだけでなく、ゲートの働きもし て、そのボード内のアドレスがアクセスされたときだけゲートが聞くようにして おけば、CPUに対して無駄な負荷をかけることもなく、デバッグもやりやすくな ります。

データバスに使用するバッファは双方向性です。リード、ライトの信号によって方向を決定します。マルチ CPU システムとしたときや、DMA を使用したときはきわめて複雑になりますので、システムのブロック化をするときには十分考慮する必要があります。

割り込みを使用するシステムでは、ペリフェラルは、CPUがメモリからフェッ チしてくる命令を做からデータバスを見ていて、割り込みからの復帰を知るよう になっています。したがって、データバスのパッファはフェッチサイクルではメ モリからCPUへ向くと同時に、メモリからペリフェラルへも送り込まなければ なりません。



ゲートはユニットの機能により、開け閉めする場合もあるが、常時開けておき、他のゲートを制御するための情報を受けとる場合もある。


# システムクロック


Z  $^{80}$  ファミリは、システムのすべての動作はシステムクロックに同期して 進められますので、CPU やペリフェラルのクロック ( $\phi$ ) 端子・共通のクロックパルスを与えなければなりません。 当然周波数が高いほど処理速度は速いわけですが LSI の性能で上限は規定されます。また周辺に接続されるメモリや入 出力の端末の応答速度が迫従しなければ、なんの意味もなく、単に CPU を待たせる 回路が増えるだけになります。

システムクロック(ф) は単相の方形波ですが、"H"と"L" の幅がそれぞれ規定されています。したがって、周波数が規定以下であっても上限に近いときはデューティ比が50%に近くないと具合がわるい場合があります。そのときは目的のクロック周波数の2倍の周波数で発振させ、1/2分周すれば正確にデューティ比50%のバルスが得られます。

クロックパルス 1 周期を**クロックサイクル**と呼びます。マシンサイクルは、クロックサイクル数個によって一つずつ進められます。1 クロックサイクル 3 の過数 (秒) ですから、たとえばクロック周波数が 4 MHz なら  $1/(4 \times 10^6) = 0.25 \mu s$ 、8 MHz なら  $1/(8 \times 10^6) = 0.25 \mu s$ 、8 MHz なら  $1/(8 \times 10^6) = 0.125 \mu s$  となります。

# TTL、7404 による簡単な発振回路





# リセット

PUのリセット (RESET) 端子へのリセット信号は、パワーオン時には与えなければなりません。CPU 以外にも同じ信号を与えます、PIO と DMA はパワーオンリセットの機能を内部に持っていますので必要ありませんが、与えてもよいのです。リセットの時間は、電源電圧が安定し、クロックが安定に与えられてから最低3 クロックサイクル分(2.5MHz クロックであれば、1/(2.5×10°)=0.4 µs、したがって、0.4×3=1.2 µs) 以上です。実用上問題なければ、長いほど安全といえます。

CPU は、このリセット信号により

プログラムカウンタ (PC)

Iレジスタ

Rレジスタ

をゼロにして、割り込みモードを0として、割り込みを受け付けない (インタラ プトディスエーブル) 状態にします。これ以外のレジスタ (もちろん、CPU 外の RAM も) は変化しません。


リセット信号がノンアクティブ (負縮理ですから"H")になると、まず、ゼロ 番地の命令をフェッチすることから動作を始めます。もし I レジスタを使用する なら、ゼロ番地からのプログラムで I レジスタへ必要な数値を書き、割り込みモー ドを希望のモードに設定し、その他必要な初期化を行なってから、割り込みを受 け付け可の状態 (インタラブトイネーブル)にする (EI)命令を実行させます。ま たスタックポインタ (SP)の設定もしなければなりません。

リセット信号は、パワーオン時に与えることはもちろんですが、プログラムが 意図しない無限ループに入ってしまうこともあり、特にデバック中には、手動で 電源をオンオフせずにリセットできるようにしておくと大変便利です。ただし、 なんらかの動作中に不用意にリセットすると困ることもありますので注意が必要 です。リセット期間中はメモリリフレッシュ信号は出ません。


## パワーオンリセット



### R と C により数 ms の時定数を持たせる



### マニアルリセット



パワーオンリセットも兼ねる、スイッチのチャタリングは Cにより吸収される。


\* リセット信号にノイズがのることを想定すると,シュミットトリガ回路を通した方が確実といえる.

# システム構成

マイコンシステムの構成は、目的によって大きく異なります。普通は CPU1 個に対して、入出力のボート数あるいはビット数を満たすだけの IO ペリフェラル、そしてプログラムを収容しきれるだけの ROM と、データエリア (ワーキングエリア) としての RAM、IO とメモリのアドレスデコーダ、クロック、リセットで構成されます。さらに大きなシステムと DMA を採用したり CTC 追加したり、場合によっては CPU を複数にしたマルチ CPU システムとすることもあります。マルチ CPU システムは、目的の仕事がはっきり区分できるときはプログラムが楽になり、効率がよくなる点でメリットがあります。

図は入力にスイッチ8個、出力に LED8個、プログラムは8K バイト以下、データエリアも8K バイト以下、といった簡易なコントローラの例を示したものです。メモリは合計16K バイトですので、アドレスバスは下位14ビットだけを使い、上位2ビットはあそばせてあります。したがって、14ビットだけが有効で上位桁は何であってもよいわけです。何であってもいされいのメモリがセレクトされてしまうので、これ以上増設することはできなくなります。IOボートには PIOを1個使ってありますので、アドレスは四つだけ必要(詳細は PIOの 可参照)になり、下位2ビットだけ有効です。

このシステムでもスイッチをマイクロスイッチや光センサに、LEDをリレーや ソレノイドに変えれば、メカニズムのコントロールロジックを置き換えたり、簡単なシーケンスコントローラとして実用化することができます。



各メモリLSIの中でデコードしてくれるので 最小値と最大値のみを記入した


# フェッチサイクルの動作


□ つの命令を実行するとき、最初に CPU はフェッチサイクルに入ります、ブログラムカウンタの値に示されるアドレスのノモリからオペコードを読み込み、解析します。そしてプログラムカウンタに1を加え、次の読み込みに備えます。

フェッチサイクルが始まるとアドレスパスにプログラムカウンタの働が乗せられ、同時にエムワン(MT)信号が "L" すなわちアクティブになります。アドレスパス上のデータの安定するのを待ってメモリりクエスト(MREQ)信号が、税いてリード(RD)信号がアクティブになってメモリをアクセスします。3番目のフック  $T_a$  の立ち上がりで、CPU はデータパスの内容を読み込み(サンブリング)します。 $T_a$  が立ち下がるときにウエイト(WAIT)信号がアクティブになっていると、そのままの状態でウエイトサイクル  $T_a$  が  $T_a$  と  $T_a$  の間に入ります。 $T_a$  の立ち下がりでもウエイト(WAIT)信号を調べますので、次へ進めたいときはウエイト(WAIT)を、ノンアクティブ "H" に戻さなければなりません。応答の遅いメモリを使うときに、これで時間待ちさせることができます。 $T_a$  では DRAMをリフレッシュするためのリフレッシェアドレスがスの下位7 ビットに出され、リフレッシュ(RFSH)信号も同時にアクティブになります。メモリリクエスト(MREQ)信号はアドレスパスが安定しているであろう期間にアクティブになります。

リフレッシュ中は、CPUの内部では命令の解析が行われ、次のサイクルに何を すべきか判断していきます。8ビットの汎用レジスタ間の転送命令などでは4ク ロックのフェッチサイクルだけで集行を完了してしまいます。

フェッチサイクルのメモリリクエスト (MREQ) 信号は、データバスをサンプリ ングする約1.5 クロック前に出されますので、この時間均にメモリが応答しなけ ればなりません。しかし問題になることは少なく、万一のときもウエイト (WAIT) 信号で解決できます。





# メモリリードサイクル


メ モリからデータを読み出して、レジスタや他のメモリへ転送する命令の1 サイクルとして、メモリリードサイクルへ入る場合と、命令語のオペランドを読み出すためのメモリリードサイクルがあります、動作はどちらも同じで、通常\*\*3 クロックサイクルの間に実行されます。


アドレスバスに読み込むべきアドレスが送出され、これが安定するのを得って メモリリクエスト(MREQ)倡号とリード (RD) 信号が同時に出されます。2番 目のクロックは、メモリが応答し、データバスへ情報を乗せてくるのを待つ時間 です。もしメモリの応答か間に合わない場合には、立ち下がりの前後にウエイト 信号を入れることができます。3番目のクロックの立ち下がり時点に、CPU はデータバスのゲートを開き、内部・データを読み込みます。

リード (RD) 信号とメモリリクエスト (MREQ) 信号が出てから CPU が読み込むまでの時間は、フェッチサイタルでは 1.5 クロックでしたが、メモリリードサイクルでは2クロックあります。クロックを2.5 MHz とすると、1 クロック当りの時間は400ms\*2ですから、フェッチサイクルのときは600ms、メモリリードサイクルのときは800msとなります。したがって、アクセスタイムが450ms以下のメモリでおれば問題なく使用できます。

<sup>\*1</sup> 命令により例外はある

<sup>\* 2</sup> ns:ナノセックといい, 10<sup>-9</sup>秒,





Tu では信号はT2 と同じ状態を保っている

# メモリライトサイクル

■ PUからメモリに対する書き出しのマシンサイクルです。レジスタからメモリ、メモリからメモリへの転送命令などで実行されますが、サブルーチンコールのコール命令で、戻り番地をスタッカへ格納するときや、割り込みがかかったときも実行されます。いずれも同じタイミングで通常・3 クロックです。前頭のメモリリードサイクルとほとんど同じで、異なるのはリード(RD)信号が出ずに、ライト(WR)信号が出る点と、CPUからデータバスへデータが乗せられる点です。


ライト (WR) 信号は、メモリリクエスト (MREQ) 信号より 1 クロック遅れて出されます。これは、データバスが安定するのを待つためで、ライト (WR) 信号 でメモリの読み込みのゲートをコントロールすることができるようになっています。


### メーカの立場とユーザの立場

マイクロプロセッサは、一つの電子部品との見方からすると、その使い方は、ユ ーザの責任において研究されなければなりません。汎用のIC やトランジスタでも、 メーカの発表するのは一使用例にすぎず、回路構成や応用製品の信頼性については、 すべてユーザの研究や雑誌などのレポートを参考にして使用されてきました。

コンピュータと呼ばれることから、大型コンピュータ並の指導やサービスをメーカに期待すると、あてがはずれます。LSIの単価には、これらの費用は含まれてはいないからです。マニュアルも有償である場合がほとんどです。マニュアルは、指導書ではありませんので、わかりにくいものです。基本的に「何をどうするとどうなります」というLSIの機能を述べ連られてあるにすぎません。書物や雑誌に目を向け、いろいるな事例に接することが大切です。

<sup>\*</sup> 命令により例外はある。





WR ガアクティブ


# IO リードサイクル、IO ライトサイクル


○ ポートに対するリード、ライトは、アドレスバスの下位8ビットが有効なアドレスとして使われます。上位8ビットへはなんらかの状態が出力されますので、無視しなければなりません。


イン (IN) 命令, アウト (OUT) 命令と, これらのくり返しの命令を実行したときに, このサイクルへ入ります.

IOサイクルでは、メモリの読み、書きより長く時間を必要とすることが想定されますので、ウエイトサイクル Tw が自動的に入ります。もっと長く時間待ちさせたいときは、この Tw の立ち下がりの前後にウエイト (WAIT 自号を入れることになります。またリード (RD)、ライト (WR) および IO リクエスト (TORQ)の名信号は、立ち下がり、立ち上がり実に同じタイミングです。

イン (IN) 命令、アウト (OUT) 命令は、入出力するボートアドレスを指定しなければなりません。直接指定の場合は A レジスタとの間でのやりとりになり、ボートアドレスを n とすると (IN A, (n))、 (OUT (n)、A) と書きます。 間接 指定の場合は、ボートアドレスを C レジスタに入れておき、 (IN r, (C))、 (OUT (C)、r) (ここでr は A, B, C, D, E, H, L のいずれかのレジスタ)と書きます。このほかに メモリの一連の複数 バイトのプロックを入出力する プロック入出力命令があります。







# リフレッシュサイクル

フレッシュサイクルは、各フェッチサイクルの後半に行われます。アドレスパスの下位7ビットには、Rレジスタの内容が出力されます。Rレジスタの内容は1回ごとに1ずつ増やされ、DRAMの1列ごとに再書き込みを行ないます。


このときはリード ( $\overline{RD}$ )、 ライト ( $\overline{WR}$ ) の信号の代わりにリフレッシュ ( $\overline{RFSH}$ ) 信号が出て、リフレッシュサイクルであることを知らせます。

リフレッシュは、長くても 2ms 以内に 1 回以上行なわなければならないので、 Z-80 を最高速で働かせたときでも、16 K ビットの DRAM が限界になります。16 K ビットの DRAM の代表的なものに、4116と呼ばれるものがありますが、16 K=2\*\*で、アドレスバスは14 ビット必要です。ところが上位、下位アビットずつを時分割して与えますので、アドレス入力は7 端子しかありません。リフレッシュの場合は、7 ビットのアドレスズけを順次与えればよいのです。したがって、Rレジスタは7 ビットとなっています。

この機能は Z-80 が開発されたころ、主流であった  $16\,\mathrm{K}$  ビット DRAM を対象 に考えられたため、現在使われるメガビット クラスの DRAM では、Z-80 の機能とは別にリフレッシュ回路を作らなければなりません。

#### MOS LSIの取り扱い

Z-80 ファミリに限らず、MOS プロセスの LSI は、端子のインピーダンスガ高 いため帯電しやすく、チップの絶縁が破壊することがあります。保存するときはモ スパッドと呼ばれる導電性のスポンジにさしてピン関をショートしておけばまちが いがありません。また、ピンに直接手で触れたり、帯電していそうな所に接触しな いように注意しなければなりません。はんだごても絶縁のよいものか、アースので きるものを使用します。実際には、そう類単にこわれてしまうわけではありません が、念のために心がけたぼうがよいでしょう。



- ●アドレスパス7本へ 上位7ビット,下位7ビットを時分割で与 える。
- ●いま、上位が与えられているか、下位が与えられているかを切替え信号で知らせてやる。
- リブレッシュの場合は、一方だけを与え、他方は全メモリセルを セレクトする。→ データ出力は無意味(デタラメ)→ データ出 力なし。

# CPU と周辺の接続(インターフェース)

各マシンサイクルごとにアドレスパスとデータバスの意味が変わりますの で、どの動作をしているかによって、メモリ空間と IO 空間のどれを選ぶ か、また、書き込みか読み出しかの切り換えをしなくではなりません。

まず、アドレスバスをデコードして、セレクト信号を作ります。次にメモリリ クエスト (MREQ) と IO リクエスト (IORQ) 信号によりメモリ空間と IO 空間を 切り替えます。ここで IO リクエスト (IORQ) 信号はエムワン (MI) 信号と同時 にアクティブになったときは別の意味 (割り込み応答) になりますので、このと きは IO 空間をセレクトしてはいけません。 Z-80 ファミリではセレクトしても間 類ありません。

IO ポートに Z-80 ファミリの LSI を使うときは、同じ名称のピンどうしを接続 すれば、システム制御信号に関してはなんら心配はいりません。2 個以上の LSI を 接続するならば、アドレスデコードしたチップセレクト信号をそれぞれの LSI に 与えなければなりません。

メモリは種類によって異なります、ROM の場合は、チップセレクト信号は、リード (RD) 信号が出たときだけ与えるようにしなければなりません。RAM の中にはアウトブットドライブ (OD) 端子があるものがありますが、この端子へはリード信号を直接与えます。ライトイネーブル (WE) 端子へはライト (WR) 信号を与えればよいので、アウトブットドライブ (OD) 端子がない RAM の場合は、ライトイネーブル (WE) 端子へ身よる信号には工夫が必要です。メモリライトサイクルでは、メモリリクエスト信号が出て少したってからライト信号が出ますが、このライト (WR) 信号が出るまでの時間、メモリは読み込み動作をしてしまい、CPUからのデータとメモリからのデータがス上でぶつかってしまいます、実際問題としては LSI をこわしてしまうほどのことはないようですが、きけるべきです。リード (RD) 信号とリフレッシュ (RFSH) 信号がなく、かつ、メモリリクエスト (MREQ) 信号が出たときだけライトイネーブル (WE) 端子へ身よる信号を作れば解録できます。

#### システム制御信号

	M 1	MREQ	IORQ	RD	WR	RFSH	
フェッチサイクル							メモリ
メモリ リード							
メモリ ライト							
10 11 - F							10 ボート
10 ライト							
リフレッシュ							ダイナミックメモリ
割り込み応答							10 ж – 1
		×	   0 ボ	データ	の方向		
		- ij	・ス空間				

- ●この信号の組合せでメモリや10ポートをイネーブル(活かす)したり、 ディスエーブル(殺す)したりする(ように接続する).
   アドレスデコーダをコントロールして、セレクト信号が出るようにしたり。
- アドレスデコータをコントロールして、セレント信号が出るようにしたり 止めたりしてもよい。
- ●Z-80ファミリで構成するときは,同じ信号線どうしを接続すればよい.

# ウエイト信号とホルト信号

**・・ エイト(WAIT) 信号は、**メモリや IO の応答速度が CPU のタイミングに間 に合わないときに、ダミーのクロックサイクルを入れて、CPU を待たせる ときに与えます、CPU は各マシンサイクルの2 番目のクロックの立ち下が1の の時 点で、ウエイト信号端子の状態を検知して、このと。\*L\*\* になっていれば、次の クロックをウエイトサイクルとして何もしないで待ちます。このウェイトサイクルの立ち下が1のときも同じ、検知していますので、"H\*\* になるまで空転していることになります。ウエイト中はリフレッシュは行なわれません。


IO ライトサイクルと IO リードサイクルでは一つ、割り込み応答のフェッチサイクルでは二つのウエイトサイクルが自動的に挿入されます。

簡単なシステムではウエイトの端子を使用しないことのほうが多いと考えられますが、そのときは $V_{cc}$ へ続いて"H"レベルにしておかないと、CPUは動作したり止まったり、不安定な状態になってしまいます。

ホルト (HALT) 信号は、CPU がホルト (HALT) 命令を実行したときに出される信号です。(HALT) 命令を実行すると、プログラムカウンタの進行を止めてしまいますので、CPU が停止したのと同じです。普通のプログラムでは、このようなことは起こり得ませんので、異常があったことを外部へ知らせる信分として使えます。ホルト状態からの解除は、リセット信号を与えるか、割り込み受け付け可になっているときは、割り込みをかければよいのです。ホルト状態では、ノンオペレーション (NOP) 命令といって、フェッチサイクルだけで何もしない命令をくり返し実行しています。このようにしてある理由は、ホルト中もメモリリフレッシュを絶やさないためです。



- ファク ここで WAIT 信号を関べる
  - $\bullet$  T2の立ち下り,または $T_w$ の立ち下りで  $\overline{WAIT}$  を調べ, "H" ならそのまま,"L" なら  $T_w$  を挿入する.
  - 挿入された T<sub>w</sub> の立ち下りでも WAIT を調べ、"H" な ら次は T<sub>3</sub>、"L" ならもうひとつ T<sub>w</sub> を挿入する。
  - WAIT が "H" になるまで何回でも T<sub>w</sub> が入る。




#### 割り込みの概念

■ PUは、リセット (RESET) 信号が入ると、ゼロ番地から順次命令を実行します。命令の中に、「ある番地へジャンプせよ」という命令、ジャンプ(JP) 命令やコール (CALL) 命令があると、その番地の命令を実行します。つまり、通常はプログラムカウンタを一つずつくりあげていき、特別の命令があると、プログラムカウンタの内容をその命令に従って変更します。

いま、このようにして処理を進めているときに、急に他の処理をしなければな ななくなったことを考えてみます。停電になってとりあえずバッテリに切り換え るとか、端末装置から放降を知らせる信号が入ったときに、通常のプログラムの 実行を止めて、対策処理をしなけな信ならないことがあります。このようなとき に、インタラブト (INT) 信号かノンマスカブルインタラブト (INMI) 信号を入れ ることによって、プログラム上の命令とは関係なく、特定の番地へジャンプさせ ることができます。これを割り込みと呼びます。

割り込み機能を積極的に使うことにより、処理効率を高めたり、プログラムを 簡単にしたりすることができます。たとえば、CPUからプリンタにデータを打ち 出すよう命令を与えてからプリンタが動作を終えるまでの時間は、CPUの処理速 度に対して非常に長いのですが、この間ただ待つのではなく、CPUは別の仕事を していて、プリンタからの動作終了割り込みで次のデータを打ち出すことができ ます。一度に二つの仕事をしているように見えるのでマルチタスクとかマルチショブと呼んで、入出力の多い仕事ではCPUの処理時間は無視され、端米装置の動 作時間だけで処理速度がほぼ決まってきます。

割り込みは CPU の動作に同期せずに、外部からのハード的な要求で呼び出されるサブルーチンコールと考えてよいでしょう。



# ノンマスカブルインタラプト(NMI)

Z <sup>-80</sup>には、ノンマスカブルインタラブト (NMI) と、ただのインタラブト (INT) の2 系統の割り込みがあります。ノンマスカブルインタラブトは、いかなるときでも受け付ける最優先の割り込みです(ただし、バスアクノリッジ中は受け付けません)。したがって、停電などシステムやオペレータにタメージを与えるような非常時の対策に使うことが多いようです。

ノンマスカブルインタラプトは名前のとおり、プログラムによってマスク、す なわち無効にすることができない割り込みです CPU はノンマスカブルインタラ プト(NMI)信号が立ち下がったとき、 実行中の命令が終わり次第 期り込み処理 に入ります。 割り込みの処理プログラムが終わったとき。また元の番地へ戻らな ければならないために、現在のプログラムカウンタ (PC) の内容をスタッカへ格 納します 次に、プログラムカウンタへ 0066H を書き込み 新しいフェッチサイ クルに入ります。 1. たがって、0066H 番地をコールすることになります。 割り込 みがかかった時点で実行中の命令は終わりまで実行し、次の命令のフェッチサイ クルもあたかも平常のとおりに実行されますが、データバスを無視して「CALL 0066H] をフェッチしたかのように動作を続けていると考えられます (ただ)... タイミングは異なります), 0066H 番地には割り込み処理プログラムを書いてお かなければなりません。そして処理の最後にリターンフロムノンマスカブルイン タラプト [RETN] 命令があれば、スタッカへ格納しておいた戻り番地をとり出し て、割り込みがかかったときに実行していた次の命令へ復帰します。ノンマスカ ブルインタラプト(NMI)が入ってからリターンフロムノンマスカブルインタラブ ト「RETN」が実行されるまではインタラプト(INT) は無視され、待たされるこ とになります.



これより前に NMI の立 ち下りがあると

次のフェッチサイクルは 読み込んだ命令を無視し てプログラムカウンタの 内容をスタッカへ入れ 0066H 番地へジャンプ する

メモリ メモリ 次のフェッチサイクル ライト NMI サイクル サイクル (43-) サイクル がかかると 5クロック 割り込み PC の上位 PC の下位 PC /2 0066H 処理ルーチン 8ビットを 8ビットを を入れ 0066 H PC はこの命令 スタッカヘ スタッカヘ 番地の内容を のアドレスを指 書き込む 書き込む とり出し解析 している する 0066日 番地からの割 の込み処理ルーチン が終ったときに、次 に実行すべき手続き へ戻るため、PC に 入っている戻り番地 をスタッカへしまっ ておく メモリリード フェッチサイクル フェッチ サイクル サイクル

RETN: 124/1日RETN: 24/1日 リターンフロム/ンマスカブル インタラフト命令があると 高地をそのし入れ 高地のフェットに実行を続 行する

## インタラプト(INT)

■ セット信号が入って CPU が初期状態から実行し始めると、インタラブト 信号に対するマスクは、ディスエーブルすなわち割り込みを無視するよう になっています。また割り込みモードは 0 になっています。もし割り込みモード かって使用するのなら。 (IM1) か (IM2) の命令を実行させておく必要がありま す。割り込みモード2 の場合は、I レジスタとベリフェラル内のレジスタに対し 数 値を設定しなければなりません。これらの準備が終わったところで、割り込みを 許可する命令、イネーブルインタラブト(EI)命令を実行させますと、これ以降割 り込みがかかるようになります。割り込みを禁止するときは、ディスエーブルイ ンタラブト (DI) 命令です

割り込みがかかると、次の割り込みがかからないようにディスエーブルインタ ラブト (DI) 命令を自動的に実行し、おのおのの番絶シジャンプします、割り込 及処理プログラムの終わりには、リターン (RET) 命令が書かれていれば、CPU は元の処理を終行するべく戻り番絶シジャンプします。ただしこのとき、リター ン (RET) 命令の直前にイネーブルインタラプト (EI) 命令を置かなければ、割り 込みは禁止されたままになってしまいます。イネーブルインタラプト(EI) はただ ちに有効になるのではなく、次の1命令を実行し終わったときから有効になりま すので、リターン (RET) 命令が終了した後に割り込みを受け付けるようになりま す。

なお、ノンマスカブルインタラブトは信号の立ち下がりエッジでかかりますが、 インタラブトのほうは各命令の最後のクロックサイクルの立ち上がり時点で信号 の状態を検査しますので、このとき "L" になっていなければなりません。

Z-80 ファミリのベリフェラルは、優先順位を決定する機能を個々に持っており、外部に同路を必要としません。この機能を使うときは、割り込み処理が終わったことを通常のサブルーチンからのリターンとは区別してベリフェラルに与えなければならないため、リターン(RET)命令ではなくリターンフロムインタラブト(RET)命令を使用します。


 $\begin{bmatrix} IM & O \\ IM & 1 \end{bmatrix}$  割り込みモードを設定する命令、いずれかのモードを選びプログラムの最初の方


IM 2 で1回実行させる.

EI 割り込み信号を許可する命令

DI CPU側で割り込み信号を受け付けなくする命令

BIを実行後 CPU は割り込みを受け付け、DIを実行すると受け付けなくなる.






# モード 🛭 のインタラプト

事) り込みモード 0 は、命令の敵後のクロックサイクルの立ち上がりのとき、インタラフト(INT)信号が"L"になっていると、次のフェッチサイクルは割り込み応答サイクルとなります。フェッチサイクルとの違いは、メモリリクスト (MREQ) 信号が出ずに 10 リクエスト (IORQ) 信号が出方されることと、3、4 番目のクロックサイクルにウェイトサイクルが2 側、自動的に挿えられていることです。したがって、ベリフェラル側では、エムワン(MI)信号と 10 リクエスト (IORQ) 信号が共にアクティブ、すなわち"L"になったことで、割り込みがかかったことを知ります。割り込み応答サイクルでは、アドレスペスには次の命令のアドレス、すなわちプログラムカウンタの値が出ますが、外部からはこれとは関係なく、なんらかの命令をデータバスに乗せでやります。この命令は主にリスタート(RST)命令は 1 バイト構成ですからこれでよいのですがコール(CALL)命令のときは3 バイト構成です。そのため、あと2回メモリリードサイクルに合わせて、データバスへ割り込み原因に応じたプログラムルーチンを実行させるための命令の総きくれ、一角令のジャンブ先番地を意味するオペランド)を与えなければなりません。

CPU の読み込みタイミングは、フェッチサイクルと同じく  $T_3$  の立ち上がりです。またリスタート (RST) 命令を与えたときは、スタックポインタの変更をするためのクロックサイクル  $T_3$  が付きますが、コール (CALL) 命令ではこれがなく、マシンサイクルの3番目 (M3 サイクル)が、メモリリードサイクルの3クロックの後に  $T_4$  として続き、4 クロックサイクルとなります。これは通常の場合にフェッチサイクルでコール (CALL) 命令やリスタート (RST) 命令をフェッチしたのと同じです。すなわち応答サイクルで、アドレスバスを無視して強制的にデータバスへ命令を与えれば、それ以後は通常その命令を実行するのと同じ動作をしています。




# モード 1 のインタラプト

割り込みモード1は最も簡単な割り込みで、ほとんどノンマスカブルインタラブトと同じ動作をします。

インタラブト (INT) 信号の検知と、応答サイクルは割り込みモードのと同じです。応答サイクルでは、外部からは何も与えず、CPUも何も読み込まないので、ダミーサイクルとなります。次に現在のプログラムカウンタの鉱、すなわち戻り番地をスタッカへ格納するためにメモリライトサイクルか2回越き、そのあとプログラムカウンタを0038Hにします。次はこの番地の命令の実行サイクルへ入ります。見かけ上は、(CALL 0038H)を実行したことになります(ただし、タイミングは異なります)。

このモードでは、割り込み要因によって、ジャンブ先の処理ルーチンを分ける ことはできません。もしこれが必要なときは、0038H 番地からのルーチンの中 で、外部の状況を読み込み、解析しなければなりません。



### モード 2 のインタラプト


\*\*\*

1) 込みがかけられた次のフェッチサイクルは、割り込み応答サイクルとなります。他のモードと違うのは、エムワン(MI)信号と IOリクエスト (ORQ) 信号が実に "L" になったら、ペリフェラルからはベクトルと呼ばれる I バイトの値をデータバスに乗せ、CPUがこれを受け取ることです。次に戻り 番地として現在のプログラムカウンタの値をスタッカへ格納するためのメモリライトサイクルが 2 回続きます。その次のサイクルでは、CPU は 2 バイトの情報をメモリから読み込むためのメモリリードサイクルが 2 回続きます。そしていま読み込んだ値をプログラムカウンタへ入れて、そのアドレスからの実行を開始します。ベクトルとは、各ペリフェラルにあらかじめ書き込んである I バイトのデータで、これがアドレスの下位 8 ビットとなります。上位 8 ビットは、CPU 内の I レ


で、これがアドレスの下位8ビットとなります。上位8ビットは、CPU内の「レジスタへ、これもあらかじめ許き込んでおきます。割り込みがかかると、「レジスタの内容とベクトルで構成される番地と、次の番地のメモリの内容を2バイト読み込んで、この値の番地へジャンプすることになります。

ベクトルの値は、各ペリフェラル個々に異なった値を書いておけば、割り込み をかけたペリフェラルによって、別々の処理ルーチンへジャンプしますし、DMA やSIOでは、割り込み発生の原因によってベクトルを変化させて送り出しますの で、処理ルーチンの組み立てが簡単にできます。

このモード2の割り込み機能は Z-80 の大きな特徴です。ファミリと合わせて システムを構成すれば、外部回路なしで優先順位の決定を含めた。割り込みシス テムが完成してしまいます。







周辺1に対する割り込み処理の開始番約=1000H 周辺2に対する割り込み処理の開始番約=1022H 周辺3に対する割り込み処理の開始番約=105AH

このような表を割り込み処理ルーチンエントリーアドレステーブルと呼ぶ

#### デージーチェーン


各ペリフェラルはインタラプトイネーブルイン (IEI) とインタラプトイネーブルアウト (IEO) 信号の端子を持っており、IEO を自分より下位のIEI につなぎます。最も優先順位の高いペリフェラルのIEI は  $V_{cc}$  (+5V) へつなぎ、最も低いペリフェラルのIEO はオーブンにしておきます。

多数のベリフェラルをつなぐときは、伝達に時間がかかりますので、工夫がいります。 そのままでつなげるのは 4 個までです。

この方式は、割り込みだけでなく、マルチ CPU としたときや、DMA を複数使用するときのバスリクエストでも使われます。

#### デージーチェーン端子(入力=IEI 出力=IEO)の機能

- の 通常IEIガ "H" になっていればIEOも "H" が出ている.
- 割り込みを発生し(INT) 応答サイクルに入ると、割り込みを発 牛」たペリフェラルはIEOを"L"にする。
- ® IEI C "L" ガ入るとIEOも "L" にする.
- 割り込みは、IEIが "H" になっているときだけ発生し、"L" のときは発生しない。またすでに発生した後にIEIが "L" になったときは保留されたものとする。





### バス要求と応答

常 CPU はバスを占有して動作していますが、マルチ CPU システムで他の CPU からの要求や、その他いろいろな理由で一時動作を申止してバスを空けないことがあります。このようなときバスリクエスト (BUSRQ) 信号を与えると、トライステートの端子をすべて高インビーダンスにし、バスアクノリッジ (BUSAK) 信号をアクティブにして、外部に対してバスを空け渡したことを知らせてきます。この間/モリリフレッシュは行われなくなりますので、長時間この状態を続けるとときは注意が必要です。

バスリクエスト (BUSRQ) 信号は、割り込み信号と同様に、命令の最後のクロックサイクルの立ち上がりの時点で検知されます。ここでバスリクエスト (BUSRQ) が "L" であると、次の命令のフェッチサイクルはなくなり、バスアクリッジ (BUSAK) がアクティブになります。これ以後各クロックの立ち上がりでもバスリクエスト (BUSRQ) が監視され "H"に戻っていると、次のクロックサイクルから元の動作に戻ります。バスアクノリッジ (BUSAK) がアクティブな 期間は、ノンマスカブルインタラアトとインタラブトは受け付けられなくなります。しかしバスリクエスト (BUSRQ) が最初に検知される時点での両割り込みは受け付けられ、バスアクノリッジ (BUSAK) の解除後に、それぞれの動作に入ります。

バスリクエスト(BUSRQ) 端子を使用しないときは、 $V_{cc}$  へつないで "H" レベルにしておきます。






#### 内部レジスタの構成

■ PU 内部には、種々の作業に使うための一時的なメモリがたくさんあります。1 ビット単独のものは、フリップフロップ (F/F) と呼ばれ、複数ビットが一連にして使われるものは、レジスタと呼ばれます。このうちでユーザに公開されるレジスタが22 棚あります。それぞれに個性を持っていて、うまく使い分けることが、よいプログラムを作るうえで重要です。どのレジスタをどう使うかは一概にはいえず、ケースバイケースで考えなければなりません。プログラムをいくつも作るうちに、だんだんとうまくなっていくでしょう。

8 ピット単独で働くレジスタは、AレジスタとFレジスタです。Aレジスタは アキュムレータとも呼ばれ、最も重要な働きをします。Fレジスタはフラグレジス タとして名ピットに意味を持つレジスタです。8ピット単独でも、二つをつないで 6 ピットとしても働くレジスタは、B、C、D、E、H、Lレジスタです。ここまで の 8 個のレジスタは、まと補助の 2 組あり、内容を交換することができます。

専用レジスタとして用途が決められているものは6個あります。割り込み処理 で使われる I レジスタは8 ビット、メモリリフレッシュアドレスをカウントして いる R レジスタは7 ビットです。作表に便利なインデックスレジスタはIX、IY の2 本あり、各16 ビットです。スタッカのアドレスを入れておくスタックポイン タとプログラム実行アドレスをカウントするプログラムカウンタも16 ビットです。

16ビットレジスタには 2 桁、8ビットレジスタには 1桁の名称が付けられており、補助レジスタには (ダッシュ)を付けて、たとえば A' と呼ぶようになっています。



## A, I, R, F レジスタ

レ ジスタ群の中で最も多用される A レジスタは、人が手作業で計算するとき のソロバンにたとえられます。加算を行なう場合を例にとると、まず足さ れる数を A レジスタへ入れます。次に A レジスタに対して、別の足す数を加える と、A レジスタの内容が答になるわけです。このような用途のレジスタをアキュ ムレータと呼びます。

8ビットの加算,演算,論理和,論理積,排他的論理和,比較は,すべてAレジスタの内容に対して行なわれます。


Iレジスタと Rレジスタに読み書きするときは、一度 Aレジスタを経由しない とできません、入力、出力も、ボートアドレスに絶対番地を指定するときは、Aレ ジスタを経由します。

Iレジスタは、割り込みモードを2に指定したときに、割り込み処理ルーチンへ ジャンプするためのジャンプ先のアドレス指定のあるアドレスの上位8ビットを 表わします。初期値設定のために1回書き込むだけで、ほとんどいじる必要はな いレジスタです。

Rレジスタは、リセット信号でせ口になり、フェッチサイクルごとに1ずつ増加して、リフレッシュ用のアドレスを指定しています。 プログラムで内容を変えることはほとんどありません、むしろ正確にリフレッシュさせるためには、さわらないほうがよいのです。

ドレジスタは、プログラムで内容を変えることはできません。1命令実行ことに、その命令により出てきた結果に特別の意味があれば、それ以後の命令実行に必要な情報を記憶します。たとえば、減算命令を実行して結果がゼロであれば、ドレジスタ中の7番目のビット(の合か、「結果がゼロならばジャンプせよ」といった命令である場合、これをチェックして判断するようになっています。このように種々のフラグ(版)が並んでいるレジスタがドレジスタです。

#### 43 A. I. R. Fレジスタ




#### 汎用レジスタ

汎 用レジスタには、H. L. B. C. D. Eレジスタの6側と、同数の補助レジ スタがあります、2 側のレジスタをペアにして、HL、BC、DEと表現し、 16 ピットレジスタとして使うこともできます。

8 ビットレジスタとしての働きは、主に演算途中の数値などを一時記憶することですが、B レジスタはループ回数を入れておき、1 回に 1 ずつ減算し、ゼロになったら、ループから出るというカウンタの役目をさせることがあります。このためにデクリメントジャンプノンゼロ (DJNZ) 命令がとても便利です。 C レジスタ は入力 (IN)、出力 (OUT) 命令で、ポートアドレスを指定するポインタとして使えます。

16 ビットレジスタとしてベアにして使うと、HL は加算、減算でアキュムレー タとして働きます。また、アドレスを入れ、間接的にアドレス指定をすることが できます。

くり返し処理でアドレスを入れておくレジスタをボインタ。回数を入れておく レジスタをカウンタと呼びます。プロック転送(LDIR)命令は、元のアドレスを HL、先のアドレスを DE、プロックの長さ(バイト数)を BC に入れてから実行 すると、HL の内容番地のメモリから DE の内容番地のメモリへ1バイト転送し、 HL と DE に 1 を加え、BC から 1 を引きます。これをくり返し BC がゼロになる と実行を終える。という命令です。HL と DE をポインタとして、BC をカウンタ として使用しています。




#### 補助レジスタと交換命令

▲ F、H、L、B、C、D、Eの各レジスタは、同じものがもう1組あります。 補助レジスタと呼び、主レジスタとは区別して、\*\*\*ケッシュを付けて表現 します。補助レジスタの内容は、交換命令と呼ばれる一連の命令で、主レジスタ の内容と入れ換える以外に操作することはできません。したがって、主レジスタ の裏側にあって、交換命令でひっくり返すと、表(主)へ出てくると考えられま ・ 補助レジスタとの交換命令には、AFと AF\*のベアを交換する(EX AF、AF\*) と、上記以外の汎用レジスタと交換する(EXX)の二つがあります。

サブルーチンや割り込み処理ルーチンの中でメインルーチンで使用中のレジス 夕の内容を変えたくないことがあります。このようなときは、サブルーチンに入 ったところで、レジスタの内容をメモリへ待避させてから、必要なレジスタを使 い、サブルーチンから出る前に待避した内容をレジスタへ及せばよいのですが、 交換命令を使えば、1命令で全レジスタを待避させることができます。特に、スピートが問題になる割り込み処理の場合は都合のよい命令です。ただし、メインルーチンで主レジスタ、サブルーチンで補助レジスタを使うことをきちんと取り決 めておかないと、どちらに何が入っているのかわからなくなります。

交換命令には他に DE と HL を交換する (EX DE, HL) と, HL, IX, IY の各 内容とスタッカの内容を交換する (EX (SP), HL), (EX (SP), IX), (EX (SP), IY) があります。

なお、通常の転送命令の場合は、たとえば (LD A、B) であれば、B レジスタ の内容が A レジスクへ転送されるだけで、元の A レジスタの内容はなくなって しまいます。B レジスタは元のまま変わりません。交換命令では双方ともこわれ ることなく人れ換わります。



### IX, IY レジスタ

X、IYレジスタは、インデックスレジスタと呼ばれ、同一の働きをする 16 ビットレジスタが2本あります、通常はここへメモリのアドレスを入れて、間接的にアドレス指定をするときに使います。 表を操作するときなどに表の先頭アドレスを入れておき、1 ずつ増加させながら次々に読み出すことができます。また、先頭から何番目のデータが欲しいというようなときは、先頭からの距離をプログラムで指定することもできるレジスタです。たとえば、(LDA、(IX+5))と書けば、IXレジスタに入っている数プラス5番地のメモリ内容を Aレジスタへ入れることができます。 距離は、一128~+127 バイトまでの範囲に限られます。 距離のことをディスプレイスメントと呼びます。

このレジスタの内容を間接アドレスとしてソースまたはディスティネーション に指定した命令のマシン語は、オペコードが2パイト構成になります。3パイト目 には、ディスプレイスメントの値が入ります。オペランドがある場合は4パイト 目に続きます。

実行のサイクルは、ディスプレイスメントの演算のためのクロックサイクルが 入るため、例外的に長くなります。(LDA、(IX+5))では、19 クロックサイクル です。

#### たとえば IX レジスタに2045日 が入っていると



LD A. (IX+2) により

- LD A, (IX+2)のマシン語 DD オペコード 7E オペコード
  - すなわち2047日番地 の内容が転送される no ディスプレイスメント

JP LOOP

メモリ 2040 2 4 メモリに3バイトを一組とするデータ があるとする 2046 LD IX.2040H 最初の組の失頭番地をTXへ LD DE.3 DEへ3を入れておく LOOP LD A. (IX) 1 バイト目を A レジスタへ LD B, (IX+1) 2 バイト目をB レジスタへ LD C. (IX+2) 3 バイト目をC レジスタへ A, B, C レジスタにある 1組を処理する ADD IX.DE 次の組の先頭番地をIXへ

A レジスタには IX+2

# スタッカとスタックポインタ (SP レジスタ)

サ ブルーチンコール (CALL) 命令を実行したり、割り込みルーチンへジャン ブしたりするときに、戻り審地を自動的に記憶する機能があることは前述 しました。これ以外にもプログラム中で一時的にレジスタの内容をメモリに退避 したいことがよくあります。このようなときに大変便利なのがスタッカです。

スタッカはメモリ (RAM)の一部を割り当てた記憶領域のことですが、このア ドレスは、スタックポインタ(SP)と呼ばれる 16 ビットレジスタに入れておきま す。

スタックポインタに 8025H という値がプログラムによって入れられていると しましょう。このとき (PUSH HL)を実行すると、8025H-1の 8024H  $^{\circ}$ H  $^{\circ}$ D  $^{\circ}$ D  $^{\circ}$ P  $^{\circ}$ P

スタッカに次々におさめられた値は、後から入れたほうが先に読み出されますので、First In Last Out (FILO) タイプのスタッカと呼ばれます。サプルーチンや削り込みルーチンに入るときは自動的に (PUSH PC)\* に相当する命合が実行されていることになります。したかって、サブルーチンの中から次のサブルーチンをコールするときも、(これをサブルーチンのオスティングといいますが)うまく働いてくれます。ただし、スタッカとして割り当てた領域を超えるネスティングはできません。未完成のプログラムで誘って次々にサブルーチンコールをすると、このようなことが起こることがあります。プログラム設計の際に、スタッカの大きさを決定するときは、慎重な判断を要します。またプログラムの始まりでは必ずスタックポインタのイニシャライス(初期値設定)を行なってください。(PUSH)、(POP)できるベアレジスクは AF、BC、DE、HI、IX、IYです。

<sup>\*</sup> この命令は、プログラム上では使えない。

#### 47 スタッカとスタックポインタ (SP レジスタ)

CPU SP			≯モリ (RAM)	
8025		801F		スタッ
		8020		, ,
		8021	C	"
П		8022	В	
		8023	L	-
		8024	н	
JĻ	PUSH HL	8025	п	
V	CIO	8020		
8023	8025H-2 ^ L のP SP は 8023H になる	容が入る.		
	つづけて PUSH BC を実行すると			
₹}	を美打するこ 8022HへB			
SP	8021H~Cの内容が	バ入る		
8021	SP は 8021H になる			
	ここで POP BC を実	行すると		
7	8021Hの内容が C			
SP 8023	8022Hの内容がBに SPは8023Hになる			
П				
₩.	次に POP HL を実行 8023H の内容が L	1405		
SP	8024Hの内容がHに	入る		
8025	SP は8025H になる	<del>&gt;</del> スタッカ!	は空になる	
A.A.	プログラム中で	ではいちいち SP i	の値を気にしなくてもよ	w.
PUSH		H と POP は対に 的な場合もある)	して使わなければならな	ru.
		., B, Cの内容は とBBでの内容は	t変っても は同じになっている。	
	BC CALL THE		E行されているのと同じ	たので

# 転送命令

■ も基本的な転送命令は、ロード命令 (LD a, b) です。オペランドにはソースとディスティネーションの指定をします。 ニモニックは Z-80 ではすべて (LD) で統一されています。8 ビットの転送では、ソースにはレジスタ名、ペアレジスクによる間接アドレス、インデックスレジスタによるディスプレイスメント。直接アドレス競および定数が指定できます。ディスティネーションには、ソースで使用できるうちの定数以外を指定できます。ただし、I, Rレジスタは Aレジスタとのやりとりしかできないなど、ソースとディスティネーションの組み合わせには限定があります。

16 ビット転送では、ペアレジスタとやりとりのできる組み合わせは、16 ビット 定数、直接アドレス値だけで、ペアレジスタ間のやりとりは、HL、IX、IY レジ スタからスタックポインタ(SP)への転送だけになります。

アセンブリ語で記述する場合、アドレス値や定数は、10 進数、16 進数で書いて もよいのですが、ラベル名で記述することもできます。マシン語に直したときは、 アセンブルリスト上は、16 進数に統一されます。16 ビット定数やアドレス値のと きは、オペコードの次に下位8 ビット、その次に上位8 ビットがくるように並び ます。

レジスタや定数に ( ) かっこを付けたオペランドは、メモリへまたはメモリ からの転送命令を意味します。かっこ内の数値やラベルは、メモリのアドレスを 格しています。16 ビット転送の場合は、このアドレスが下位.8 ビット、次が上位 8 ビットの転送アドレスになり、ペアレジスタとの転送では、たとえば HL なら ば、H レジスタが下位、L レジスタが下位に対応します。

[PUSH], [POP]も 16 ビット転送命令ですが, スタックポインタの項で述べま した。

#### 8 E = F = F

ディスティネー ション (受け側)		у –						
		レジスタ	メモリ					
	Α	A, B, C, D, E, H, L, I, R	(HL),(BC),(DE),(IX+d), (IY+d),(定数)	定数				
	В							
_	С							
"	D	A, B, C, D, E, H, L	(HL),(IX+d),(IY+d)	定数				
2	E							
4	н							
*	L							
	I R	A	-	-				
	(HL)	A, B, C, D, E, H, L		定数				
メモ	(BC) (DE)	А	_	-				
ij	(IX+d)	A, B, C, D, E, H, L	_	定数				
	(定数)	A	_	I –				

アドレス

A レジスタはすべての メモリ→メモリの転送はできない 転送ができる 8 ビット定律

8ビット定数

#### 16 ピットロード

		ソ ー ス (送 り 側)			
ディスティネーション(受け側)		レジスタ	メモリ	定数	
L	BC DE HL	_	am. (1979) (19 20002)		
シスタ	SP	HL, IX, IY	(定数)		
3	IX	-			
メモリ	(定数)	BC, DE, HL, SP, IX, IY	7-	_	

#### PUSH, POPのできるレジスタ AF, BC, DE, HL, IX, IY

LD (nn), HL ♥ LD HL. (nn) Ø	メモリ
場合 カカー 人上(下位) カカー	L
nn+1へH(上位) nn+1 が対応する	Н

# 算術演算命令

レ ジスタやメモリ内の8ピットないし 16 ピットのビットバターンを 2 進数 とみなして、数学的な演算をする命令があります。8 ピットの演算は、アド (ADD)、サブトラクト (SUB)、アドウィズキャリ (ADC)、サブトラクトウィズキャリ (ABC) の4命令があります。A レジスクに対して、他のレジスタかメモリ の内容を加減算します。この演算のとき桁あふれ、または桁借りをする命令と無視する命令に分かれます。あふれた桁は F レジスタの1 ピット目のキャリフラグ (C フラグ) があてられます。

コンペア (CP)命令は、Aレジスタからオペランドの内容を滅算しますが、A レジスタの内容は変わらず、Fレジスタが滅算のときと同じに変化し、あとの命令 で、結果がゼロであったかチェックできます。ゼロであったときは、Aレジスタ の内容とオペランドの内容が同じであると判断できます。

インクリメント (INC) 命令は、オペランドに1を加える命令です。 デクリメント (DEC) は、オペランドから1を引く命令です。 メモリ内のデータ列を1バイトずつ順次操作する場合やくり返し行なう仕事の回数をカウントするときに使います。

ニケイト (NEG) は、A レジスタの内容をゼロから引いて A レジスタに入れる命令です。 すなわち、A レジスタの内容の符号 (プラス、マイナス) を反転させるとき主に使います。

16 ビットの演算は、HL。IX、IY レジスタの内容に対して行なう加減算で、桁 あふれを考えに入れない演算は加算だけです。インクリメント (INC) とデクリメ ント (DEC) は、8 ビットと同様です。メモリアドレスの操作に使います

算術演算命令でのFレジスタの働きは重要で、多桁の演算では、キャリフラグ の働きに注意する必要があります。また 10 進補正 (DAA) 命令は、Fレジスタの 結果を参照して補正のし方を決定します。

	命令	ディスティネーション	У	- z		操 作 s:ソース
		被演算数→答	レジスタ	メモリ	定数	Cy: ++1
	ADD	A				$A + s \rightarrow A$
	ADC	A	A.B.C.D	(HL)		$A + s + Cy \rightarrow A$
8	SUB	Α*		(IX+d)	定数	$A-s\rightarrow A$
E	SBC	A	E, H, L	(IY+d)		$A-s-Cy\rightarrow A$
	CP	A*				A-s A は不変
",	INC	ソースと同じ*	A,B,C,D	(HL)		s+1→s
+	DEC	ソースと同じ*	E,H,L	(IX+d)		s-1→s
	DAA	Α*	۸.			Aを補正
	NEG	A*	A	_		0 – A → A
	ADD	HL	BC, DE HL, SP			HL+s→HL
16	ADD	IX	BC, DE SP, IX			IX+s-IX
K	ADD	IY	BC, DE SP, IY	_	-	IY+s→IY
"	ADC	HL	BC, DE			HL+s+Cy→HL
	SBC	HL	HL, SP			HL-s-Cy→HL
۲	INC	ソースと同じ*	BC, DE, HL			s+1→s
	DEC	ソースと同じ*	SP, IX, IY			s-1→s

\*的はアセンブリ語ではディスティネーションはオペランドに書かない。 DAA NEG ではソースも書かない.

10111001

析上り C フラグ (キャリ) へ入る

れる

- SBC は、桁借りが C フラグに入っているのでこれを含めての演算をする。
- ●SUBは、前の演算で桁借りがなかったものとして C フラグは無視してしまう.

ADC では C フラグ (キャリ) もここへ加える. すなわち、さらに下の桁の演算がこの前に行な われているとすると、そのときの桁上りが含ま

# 論理演算命令

理演算命令は、すべて8ビット単位に、Aレジスタに対して行われます。 各ビットごとの論理構、論理和、排他的論理和、否定をとります。

アンド (AND) 命令は論理積です。 A レジスタとオペランドの内容の双方共に
"1" のビットだけ "1" が残り、他は "0" になります。 A レジスタのある特定の
ビットだけ我したいときは、ここを "1"、他を "0" としたビットパラーンをオペ
ランドで指定して、アンドをとれば、不要なビットは必ず "0" になり、必要なビットだけが "1" であれば "1"、"0" であれば "0" として残ります。この方法を
マスクといいますが、 Z-80 ではビット 複体命令があるのでかまり傾いませよ。

オア(OR)命令は論理和です。Aレジスタとオペランドの内容のいずれかが"1" のビットを"1" として、双方共に"の"のビットを"0"にします。16ビットの 演算のデクリメント (DEC) 命令で HLレジスタの内容を 1 すつ減らしてゼロに なってもフラグは変化しません。そこで、このチェックを行なうときは、Hレジスタを Aレジスタに移して、Lレジスタとのオア(OR) ととりますと、H、L、共に全ビットが"0"、すなわち HLレジスタとしてゼロになっているときだけ結 来がゼロになり、フラグレジスタのゼロフラグがこのことを示します。また、特定のビットを前の内容にかかわらす"1"にしたいときには、このビットが"1"、に他が"0"のビットパターンとオア(OR) をとれば、"1" のところは"1"になり、"0" のビットパターンとオア(OR) をとれば、"1" のところは"1"になり、"0" のところは間のまま残ります。

エクスクルーシブオア (XOR) 命令は排他的論理和です。A レジスタとオペランドの内容が、ビット単位に同じところを"0"、異なるところを"1" にします。A レジスタと A レジスタのエクスクルーシブオア (XOR) をとると A レジスタは 必ずゼロになります。 なおキャリフラグだけを"0" にするときは、 $(AND\ A)$ か  $(OR\ A)$  を使います。

コンプリメント(CPL)命令はビットバターンをすべて反転させます。すなわち, "1" のビットは "0" に, "0" のビットは "1" にする論理否定です

	合令 ディスティネーション	У		-	z	
命令		レジスタ	*	÷ y	定数	
AND OR XOR	A	A, B, C, D, E, H, L	(HL),(I	X+d),(IY+d)	定数	
CPL	A	A			-	

アセンブリ言語ではディスティネーションはオペランドに書かない。 CPL ではソースも書かない.

А	ND	
a	ъ	結

a	b	結果
0	0	0
0	1	0
1	0	0
- 1	2	1

D	Α	レ	ジ	Z	
			_		

(例)	Α	レジスタ
	y	ース

例) A レジスタ	0	1	0	0	1	0	1	1
ソース	1	1	0	1	0	0	0	1



A レジスタ (結果)	0	1	0	0	0	0	0	]
CHIEF								







A レジスタ	0	1	0
ソース	1	1	0





a	ъ	結果
0	0	0
0	1	1
1	0	1
1	1	0

( <b>(RI</b> )	A レジス:
	ソース

(ניפן	л	-	'	^	7
	ソ	-	ス		

у.	- 2	ζ	

ース	1	1	0	1	0	0
1.237.0					-	

0



前	粘	-
0		1
1		)

(4)	() A	レジス

A 1 11 m A
Aレシスタ
(結果)

AVVXX	0	1	0	U	1	0	1	1

0

# ビット操作命令

レジスタ、メモリ内のどこの1ビットでも、ビット操作命令で"0"か"1" にすることができ、また"0"か"1"かの判定をすることができます。コントローラ的な応用にはよく使う命令で、Z-80の特徴の一つといまます。

セット (SET) 命令は、ビットを"1"にする命令で、オペランドにはビットの 位置とレジスタ名か、メモリのアドレスを示すレジスタ  $\operatorname{HL}$ ,  $\operatorname{IX}$ ,  $\operatorname{IX}$  のいずれか を指定します、ビットの位置は、 $\operatorname{2} \operatorname{on}$   $\operatorname{4} \operatorname{m}$  乗の  $\operatorname{n}$  で表わしますので、右端が  $\operatorname{0}$ , 左端 が  $\operatorname{7}$  となります。

リセット (RES) 命令は、ビットを "0" にする命令です。オペランドはセット 命令と同じです。

ビット (BIT)命令は、指定のビットを調べ、"0"であれば Fレジスタのゼロフ ラグ (Z フラグ)を "1" にして、"0"であったことを記憶しておきます、後に書 かれた条件付きジャンプ命令で、"0"のときと 1"のときの飛び先番地を別々に 指定してあれば、条件に応じた手順で仕事を進めます。オペランドはセット命令 と同じです。

23A6H 番地のメモリの右から3番目のビットを"1"にするときは、HLレジスタに23A6H をロード命令で書き込んでから(SET 2、(HL))を実行させ、"0" にするときは(RES 2、(HL))、内容を判定するには(BIT 2、(HL))となります。

	ディスティネーション				v	-		2	
命令	ディスティネーション 	V	33	ス	9	*	÷	IJ	ピット
SET RES BIT	ソースと同じ	А,В,	С,	D, E	, H, L	(HL),(]	(X+d),	( I X + d )	0~7

アセンブリ言語ではディスティネーションはオペランドに書かない。







ゼロでなければここからの プログラムを実行

# ローテート、シフト命令

**一テート命令**は、ビットパターンを右か左に一つだけずらす命令です。は A出したヒットは最後に同り込んでつながります。このときキャリフラグ を含めて回転するか、含めずに回転し、回り込んだヒットと同じものをキャリフラグへ入れるかによって大別されます。ローテートライト(RR)、ローテートレフト (RL)、ローテートレフトサーキュラ (RRC)があり、特に A レジスタに対する命令は、8080 系の CPU と互換性を持た せるために、1 バイト命令が別に用意されています。

ローテートライト (レフト) デジット (RRD), (RLD) 命令は、 $\operatorname{HL}$  レジスタの 内容で示される  $\operatorname{A}$  モリと  $\operatorname{A}$  レジスタの下  $\operatorname{4}$  ビットとの間で  $\operatorname{4}$  ビット (1 デジット) を一まとめにして回転させる命令で、2 進化  $\operatorname{10}$  進数の多桁演算によく使われるものです。

シフト命令は、はみ出したビットを切りすて、最後には"0"または左端ビット の値(符号ビット)が入ります。シフトライトアリスメチック(算術的右シフト) (SRA)、シフトレフトアリスメチック(SLA)、シフトライトロジカル (SRL)の 三つです、算権的シフトは、ビットバターンを2進数とみなしたときシフトして も符号が変わらないよう配慮されているシフトです。左シフトは算術的(アリス メチック)も論理的(ロジカル)も同じですから一つしかありません。左に一つ シフトすると、数値は2を掛けた値になり、右にシフトすると2で割った値にな ります。


ビットバターンを2進数扱いでかけ算、割り算をするときは、シフトとローテートを使って高速のルーチンを組むことができます。

	命令	ソ - (ディスティ	- ス ネーション)	動力作
		レジスタ	メモリ	
	RLCA	A*	-	
	RLC	A,B,C,D E,H,L	(HL) (IX+d) (IY+d)	○ 7 + 0 +
	RLA	A*	-	
п	RL	A.B.C.D E,H,L	(HL) (IX+d)	Cy → 7 → 0 →
ı	RRCA	Α*		
テ	RRC	A,B,C,D E,H,L	(HL) (IX+d)	Cy + 7 + 0
ı	RRA	Α*	-	
۲	RR	A,B,C,D E,H,L	(HL) (IX+d) (IY+d)	<b>+</b> ○y <b>-</b> 7 <b>-</b> 0
	RLD	A+(HL)		A 7 43 0 (HL) 7 43 0
	RRD	A+0	(HL)	A 7 43 0 (HL) 7 4 3 0
>	SLA			Cy - 7 - 0 - ⁻o¨
7	SRA	A,B,C,D E,H,L	(HL) (IX+d) (IY+d)	<b>→</b> □ <b>y → 7 → 0</b>
۲	SRL			-Cy "0" → 7 → 0

- \*田はアセコ
- SRAの7番ビットは変わらない。
- シフトではCyの元の値は失われる。
- RRD, RLD では移動する 4 ビット単位の内容は変わらない.



命令	Су	A
RLC A	1	00111001
RL A	1	00111001
RRC A	0	01001110
RR A	0	11001110
SLA A	1	00111000
SRA A	0	11001110
SRL A	0	01001110



#### シフト、ローテートを使ったプログラム例

(16 ビットの掛け算サブルーチン)

メモリに図のように a と b の値が 2 進数で入っている.

#### $a \times b = c$

の演算をし、答cを32ビットとして、メモリに格納する。

メモリのアドレス n は IX レジスタに入れられているとする

MPX		C, (IX+0)
	LD	A, (IX+1)
	LD	E, (IX+2)
	LD	D, (IX+3)
	LD	B, 16
	LD	HL, 0
	EXX	
	LD	HL, 0
	LD	DE, 0
	EXX	, -
LOOP		Α
LOOI		C
	JR	NC, JNDT
		HL, DE
	EXX	IIL, DL
		HL, DE
	EXX	IIL, DL
JNDT		E
JINDI	RL	D
		U
	EXX	-
	RL	E
	RL	D
	EXX	
	DJNZ	
		(IX+4), L
	LD	(IX+5), H
	EXX	
		(IX+6), L
	LD	(IX+7), H
	RET	

×	ΕIJ	
а	(下	位)
а	(上	位)
b	(F	位)
b	(E	位)
С	(最)	F位)
С	(下	位)
С	(上	位)
С	(最」	上位)

n

# ブロック転送, ブロックサーチ, ブロック入出力命令

▼ モリ内の複数パイトのプロックを別の番地へ移し変える場合。1パイトす つCPU内のレジスタへ読み込み、別の番地へ書き込む操作を必要パイト 数になるまでくり返します。また、メモリ内のプロックの中から指定のビットパ ターンと同じパターンを持つ1パイトを探し出すときも、1パイトずつAレジス 々へ読み込んではコンペア (CP)命令を実行し、一致するまでくり返します。入 力力のときもメモリブロックの内容をボートへ次々に出力したり、次々にボート から読んだデータをメモリへ並べたりするときはくり返しのプログラムを組まな ければなりません。これを一つの命令で置き換えられるのが、この命令解です。

プロック転送命令は、HL レジスタの元のアドレス、DE レジスタに転送先のアドレス、BC レジスクに転送ペイト数をあらかじめ書いておき、次に転送命令を実行させますと、HL と DE レジスタの内容を 1 ずつ進め、BC レジスタの内容を 1 ずつ減らしていきます。

プロックサーチ命令は、HLレジスタにアドレス、BCレジスタにブロックのバイト数を、比較すべきビットパターンを Aレジスタに薄いておきます。一致すると Fレジスタのゼロフラグが、BCレジスタがゼロになる (一致するものがない) とオーパフローフラグ (Vフラグ) がりセットされますので、次の命令でフラグ 判定をしなければなりません。

ブロック入出力命令は、HL レジスタにデータ格納のメモリアドレス、C レジスタに IO ポートアドレス、B レジスタにバイト数を書いてから実行させます。

これらの命令には、メモリブロックを先頭から扱うインクリメントグループと 後から扱うディクリメントグループがあります。また、全データの操作が終わる (サーチでは一致した場合も含む)までプログラムカウンタが変わらないで、自動 的にループするリピートの機能を持つ命令もあります。転送、サーチ、入出力し ながら、何かのデータ操作がない場合は、リピートは便利です。1 バイト扱うごと にフェッチサイクルから始まります。

#### ブロック転送

#### (HT,←HT,+1の意味は、HLの内容に1を加えるということ)

命令		動力	作	
LDI	HLの内容を番地とす	HL←HL+1	$BC \leftarrow BC - 1$	1バイトだけ転送して終る
LDIR	るメモリから	DE←DE+1		BC=0までくり返す
LDD	DEの内容を番地とす	HL←HL-1	BC←BC-1	1バイトだけ転送して終る
LDDR	るメモリへ転送する	DE-DE-1		BC=0までくり返す

BC ~ 0 のときは V フラグがセットされる

### ブロックサーチ


命令		動力	f#	
	*** - + ** **	A (777) O 2001	HL←HL+1	1バイトだけ調べて終る
CPI	HLの内容を番 地とするメモリ	A-(HL)=0…等しい	BC←BC-1	BC=0 か A-(HL)=0まで
CPIR	地とするメモリ の内容と A レジ	A-(HL)≒0…等しくない	BC-BC-I	A-(HL)=0# C
CPD	スタの内容を比	等しいとき囚フラグをセット	HL-HL-1	1バイトだけ調べて終る
CPDR	較する	(ゼロの状態)	BC+BC-1	BC=0 tr A-(HL)=0 # T

BC + 0 OC = bt V J = 0, A - (HL) = 0 OC = bt Z J = 0 M = 0

#### プロック入出力

命令	動		作	油
INI	Cの内容を番地とするボ	HL-HL+1	1バイト入力して終る	
INIR	ートからHLの内容を番	B+B-1	B=0までくり返す	
IND	地とするメモリへ読み込	HL-HL-1	1バイト入力して終る	Cは変わら
INDR	t	B←B-1	B=0までくり返す	ない カウンタは
OUTI	HLの内容を驀地とする	HL←HL+1	1バイト出力して終る	カワンタは Bだけ
OTIR	メモリの内容をCの内容	B←B-1	B=0までくり返す	(256まで)
OUTD	を番地とするボートへ出	HL←HL-1	1パイト出力して終る	
OTDR	力する	B←B-1	B=0までくり返す	

B=0のときはZフラグがセットされる






#### ブロック転送命令を使ったプログラム例 (ブロック転送サブルーチン)

HLレジスタに転送前アドレス、DEレジスタに転送後アドレス、BCレジスタ に転送するプロックのバイト数が入っているとする、転送前と転送後のエリアが 重なっている場合を想定して、正しく転送できるように (LDIR) と (LDDR) を Φい分ける

:HLを退避 MVF PUSH HL ; キャリをゼロに AND Α HL. DE SBC :キャリを変化 POP HI : HL を元に戻す NC. IRR :上から転送 .IR DEC RC: : BC-1 ADD HL. BC : HL を変更 ΕX DE. HL HI BC : DE を変更 ADD FX DE. HL INC RC. : BC+1 LDDR : 下から転送 RET LDIR : 上から転送 IRR

RET



# ジャンプ命令

★ モリに入れられたプログラムはゼロ番地から順次実行しますが、順序を入れ換えたり、条件によって別の番地のプログラムへ分岐したりするときに使います。

ジャンプ [JP] 命令は、条件を伴わない無条件ジャンプと、条件付きジャンプ 命令があり、飛び先番地は絶対番地が付けられます。

条件付きジャンプ命令は、フラグレジスタの内容によって、ジャンプするかジャンプせずに次の命令へいくかの決定をします。この条件には、ゼロフラグ、キャリフラグ、パリティフラグ、サインフラグがそれぞれ"0"である。または"1"であるとき、ジャンプせよというものです。条件に合わないときは、そのジャンプ命令がないのと同様に次の命令を実行します。

ジャンプリラティブ [JR] 命令は、ジャンプ先のアドレスを絶対値で持つので はなく. 現在のプログラムカウンタ(自分自身のアドレス)からの隔たりで持っ ています. 数値としては -128から +127バイトで,0のときは次の命令の先頭番 地です。アセンブリ言語で書くときは、飛び先番地のラベルを指定すれば、自動 的に計算してくれます。ジャンプリラティブ [JR] 命令は2バイト命令ですが、 ジャンプ「JP] 命令(3バイト)より実行時間がかかります。また条件判定は、ゼ ロフラグとキャリフラグについてのみしかできません。しかしジャンプ先までの 隔たりが変わらなければジャンプ先がどこの番地に変わってもマシン語は同じに なりますので、小さなプログラムモジュール内で使った場合、モジュールの配置 は自由(リロケータブル)となります。ディクリメントジャンプノンゼロ(DJNZ) 命令は、変わった命令で、Bレジスタから1を引き、ゼロでなければジャンプリ ラティブと同じ方式で示された番地へジャンプするというものです。 くり返しに 入る前に B レジスタへ必要回数を書き、くり返し処理の終わりにこの命令をおけ ば、終了しなければもう1回くり返しの先頭へジャンプ、終了すれば抜け出て次 へ、と分岐させることができます。回数はBレジスタが8ビットですから256回 (Bレジスタにゼロを入れておくと 256 回で終わる) までです。

# 無条件ジャンプ

命令	オベランド
JP nn	飛び先のメモリにつけられた事後をそのままポペランドにつける(絶対書権) (例) JP 0288世 - デンン勝ては G3 58 02 アセンブリ雲語ではラベルを集がてもよば。 上端 オペランドには (HL) (IX) (IY) を使用してもよい。
JR nn	照U先のメモリの書地までのディスプレイスメントをオペランドにつける(報知書地 (9f) JR LO2 ⇒ LO2がO255H書地で次の命令がO250H書地 とすると、マシン語では18 O5

# 条件付きジャンプ 条件が含えばジャンプする、合わなければ次の命令へ

命	令	<b>*</b> #
JP	JR	* "
JP Z,nn	JR Z,nn	2 フラグを調べゼロの状態(2 フラグ=1) ならジャンプ
JP NZ, nn	JR NZ, nn	2フラグを調べノンゼロの状態(2フラグ=0)ならジャンプ
JP C.nn	JR C, nn	C フラグを調べキャリ有り (C フラグ=1) ならジャンプ
JP NC, nn	JR NC, nn	C フラグを調べキャリなし (C フラグ=O) ならジャンプ
JP PE, nn		P/Vフラグを調べイーブン(偶数) (P/V フラグ=1) ならジャンプ
JP PO, nn	_	P/V フラグを調ベオッド(奇数) (P/V フラグ=0) ならジャンプ
JP M, nn		Sフラグを調べマイナス (Sフラグ=1) ならジャンプ
JP P. nn		Sフラグを調べプラス (Sフラグ=0) ならジャンプ
-	DJNZ nn	B←B-1 B+0ならジャンプ

注 JRのオペランドはアセンブラによってはラベル名ではなく、相対値を書くものもある.

```
B. 10H
         HL, 2000H
         A.OOH
    ADD
         A, (HL)
    INC
         _{\rm HL}
                 Bレジスタから1を減じゼロなら次の命令を実行する。
    DINZ LO1
                                   ゼロでなければ LO1 番地へジャンプ
    TP
         KEYR KEYR とラベルをつけた番地へジャンプ
                         (この次は KEYR 番地の命令を実行する)
CRTR LD
         A,30H - ここへは他にあるジャンプ命令等でジャンプしてくる。
                      (LO2のラベルがつけられた命令の先頭番地-次の命令の先頭番地)の値をマシン語のオペランドに持つジャンプ命令(2
    TR
         1.02
KEYR IN
                      バイト構成の命令)、LO2とラベルをつけた番地へジャンプ
         A. (08H)
         Z、KEYO 前の命令でAレジスタとOを比較してゼロ(一致)ならKEYO
                      番地へジャンプ
                   ゼロでなければこの命令を実行する
         B, 20H
         HL,0038H
```

#### よいプログラムとは

#### 1. 実行速度が速いこと

用途によっては、速度が問題にならない場合もあるが、まずほとんどの場合、 全システムの効率に大きく影響する。

#### 2. メモリをくわないこと

プログラハ自体の長さは、無駄を省いた最小限でなければならない。

実行速度を上げるためにも重要である。また、専用システムではメモリ数を減らし、部品点数を引き下げることにより得られるメリットは多い。 ただし、以下の頂目を嫌妊にしないよう心がけなければならない。

アータ格納用メモリは、情報処理(事務計算)のような用途で多用されるが、 フロッピディスクなどの外部記憶を有効に利用し、システム効率を上げるような 粉計が望ましい

#### 3 デバッグ(修正)しやすいこと

いかに有能なプログラマでも、できあがったプログラムが1回で動作するのはまれである。また、できあがってから何年もたってからパグ(誤り)が、発見されることがある。すみやかに対処できるよう意思しなければならない、次原とも共通するが、コメントを豊富に、機能をモジュール化し分散させること。フラグの使用は最小限にする、サブルーチンからジャンプでメインルーチンへ戻るなど終れである。

#### 4. 改造しやすいこと

新レくプログラムを作るとき、前に作ったプログラムの改造で対応できれば、 こんな姿なことはない、設計変更されそうな点を予測すること、

#### 5. 速く作ること

プログラムの原価は、ほとんど人件費につきる。速く、しかも後で応用のきく プログラムを作ることが、プログラマの使命である。

# コール, リスタート, リターン命令 (サブルーチン)

ール (CALL) 命令は、ジャンプ命令と似ていますが、ジャンプするとき次の命令の番地をスタッカへ自動的にブッシュ(PUSH) します。そしてリターン (RET) 命令があると、スタッカからボップ (POP) した値をプログラムカウンタへ入れて元の流れへ戻ります。コールで呼び出される番地からリターン命令までをサブルーチンと呼び、プログラムの中のどこからでも呼び出して実行させることができます。コール命令は、2メイトのジャンプ先の絶対番地を持った3 水イト命令で・コール命令にも、ジャンプ命令と同じ条件を付けることができます。条件を満たしていないときは、コール命令がないのと同様に、ジャンプせずに次の命令を実行します。

リスタート (RST) 命令は、特定の8個の帯地へのコール命令に相当します。1 パイト命令なので、多用されるサブルーチンをコールするときに便利な命令です。リターンつ命令であっても、ノンマカブルであり込み (NMI) からのリターンは リターンフロムノンマスカブルインタラブト (RETN) を使います。他の割り込みに対する割り込み禁止状態を解除するためです。また、割り込み(INT) からのリターンは、Z-80のペリフェラルのデージーチェーンによる優先順位決定機能を使うときは、リターンフロムインタラブト (RETI) 命令を使って、ペリフェラルに対して割り込み処理の完了を知らせてやる必要があります。これは割り込み処理ルーチンの中で、サブルーチンからのリターンで割り込み処理がようにまるなめです。

サブルーチンの使い方は、プログラムの良否にかかわる重要なテクニックです。 単に同じ手続きをあちこちで何刻も使うから、記述の手間を省くというだけでな く、プログラムの機能のブロック化、あるいは単機能モジュールのブラックボッ クス化に役立ちます。デバッグ済みのサブルーチンは内容を知らなくても使い方 だけを知っておけば、いつでも呼び出せます。モジュールとしてたくさん作って おけば、次からはモジュールの組み合わせを変えるだけで、新しいプログラムが できあがるわけです。

#### 「厨」 メインルーチンからサブルーチン1をコールし、さらにサブルーチン2をコールする



### 例 2 メインルーチンのあちこちから 1 つのサブルーチン 3 をコールする



命令		トベランド		
CALL nn	nnは絶対番地	無条件コール		
CALL cc,nn	nnは絶対番地 ccは条件	条件付コール 前項のJPと同じ条件		
RET	オペランドはない	無条件リターン		
RET cc	ccは条件	条件付リターン 前項のJPと同じ条件		
RST n	30H 38H 0 n=08Hとすると、(	OH 18H 20H 28H りいずれかを選ぶ OOO8Hへのコール命令(CALL 0008H ただしRST nは <b>1バイト命令</b>		

# F レジスタとフラグ変化

F レジスタは六つのフラグにより構成されます。フラグはそれぞれが意味を 持ち、演算命令やローテート命令、入出力命令などの実行結果によって変 化します

キャリフラグ(Cフラグ)は、最上位のビットからの桁上がり、桁借りにより、あるいはローテート、シフト命令で変化します。

ゼロフラグ (Zフラグ) は,実行結果がゼロになったとき"1"にセットされます

バリティ/オーバフローフラグ (P/V フラグ) は、パリティ (ビットパターンの "1" の数が奇数か偶数か) と、符号付き演算のオーバフローを兼ねています。パ リティは、奇数なら"0"、偶数なら"1"、オーバフローは、オーバフローして本 来正の数になるべき結果が負の数になってしまったとき"1"、正しい結果のとき "0"になります。

サインフラグ(Sフラグ)は、符号付き演算の符号ビット(左端ビット)と同じになります。負の数であれば"1",正の数であれば"0"です。

ハーフキャリフラグ(Hフラグ)は、下位4ビットに対するキャリフラグです。 これらのフラグのうち、サプトラクトフラグとハーフキャリフラグは、ジャンプ命令では判定できませんが、2 進化10 進数を扱うデシマルアジャストアキュムレータ(DAA)命令を実行するとき参照されます。

マラグは命令により変化する。変化しない、不定になる。各場合があります。 コンプリメントキャリフラグ(CCF)命令は、他のレジスクに変化を身まずにキャリフラグのビットパターンを反転させる命令です。セットキャリフラグ(SCF)命令はキャリフラグを"1"にする命令です。なお"0"にしたいときは(AND A)か (OR A) を使います。

どの命令を実行したときどのフラグが変化するかは、巻末のフラグ変化表と命令表を参照してください。



# 2進化10進数と10進補正命令

■ PU 内の算術演算は、メモリやレジスクに記憶されたビットバターンを 2 進数として演算します。8 ビットレジスタでは 0~255 まで、256 以上を表わすと桁上げをしますが、レジスタの内容は 0 と 256 が同じパターンになります。 多くの桁を扱う場合は、桁上げ操作や入出力を簡単にするため、2 進化 10 進数 (バイナリコーデッドデシマル=BCD)を用います。

4ビットのパターンは 16 種類 0ーFまでありますが、このうち 0ー9 までを有効とし、AーFについては上位桁の 4ビットへ 1くり上げ 0ー⋝にします。このようにすると 4ビット=1 桁の 10 進数表現ができます。10 桁の 10 進数を使いたいときはメモリに 5 パイトのエリアを確保し、2 桁ずつ演算するのです。

しかし、演算はBCDで表現されていても、2 進数で計算しますので、結果として A一下が出現してしまいます。ここでデシマルアジャストアキュムレータ (DAA)命令を実行すると、いまの計算が加算か減算か、ハーフキャリは出ているか、などフラグレジスタの状態によって必要な桁上げ、桁借り処理をして、BCD に戻してくれます。BCD はデータエリアが多少大きくなりますが、入出力はほとんどの場合 10 進数が要求されますので、変換の手間が宿け、多桁演算がやりやすいなど特徴が多く、よく使われる手法です。

Ľ,	/ 1-/	<b>ベタ</b> ・	- ×	名前	BCD 表現
0	0	0	0	0	4
0	0	0	1	1	ここまでを
0	0	1	0	2	10 准数に対応
0	0	1	1	3	à th &
0	1	0	0	4	1010 #
0	1	0	1	5	上の位へ桁上げし
0	1	1	0	6	0000に戻る
0	1	1	1	7	
1	0	0	0	8	
1	0	0	1	9	
1	0	1	0	A	•
1	0	1	1	В	
1	1	0	0	C	使わない
1	1	0	1	D	
1	1	1	0	E	
				_	1 1

```
1 1 1 1 F
   8+6 を倒にとって
   加算すると
   10 准数では
   8+6=14 であるが
   2桁のBCDでは
   0000 1000 = 08
 +)0000 0110 = 06
   0000 1110 = 0E
   となり、下4ビットは使わない値に
   なってしまう。
   ここで DAA 命令を実行すると
   0000 1110
   0001 0100
   になおしてくれる
   この補正のし方は加減算。
   桁あふれ等により異なるが、
   Fレジスタの働きで間違えることはない
```

#### 1001 0110 à 6 10の付 1 の付 2 桁の 10 准数 (4ビットを1デジット(桁)と呼ぶのは\ (ここからきている 2 進数 1001 0110 # 16准数 になおすと (名前で呼ぶと) 96 である。これを 10 准数になおすと 9×161+6×160=150 である これをBCDと定義すると 1001 0110 は 16進読み にすると 96 (Ap35() 10 進数 にしても 96 (きゅうじゅうろく) である

#### コンピュータの中で数値を表わすには

- 1. 2 准数として扱う
- 1. 2 進致として扱う
- 3. 指数表現をとり入れる

#### 等のやり方がある

- 1. は入出力のたびに 10 進数との変換 が必要。プログラムは簡単でスピード も早い、桁数が自由にならない。
- 2. は桁数が自由になり、入出力、プログラムは簡単、メモリにむだが多い。
- ●3.は、桁数が多い場合に有効、プログラ/は複雑で演算時間がかかる

# ペリフェラルのプログラミング

● リフェラルを使うときは、データの入出力を行なう前に、ペリフェラルの 内部レジスタへ情報を書き込んで、目的にあった動作をするように設定し なければなりません。機能が多いほど選択の幅が広くなりますので、たくさんの 情報を与えなければなりません。情報は次々に書き込みます。情報の中に何の情 報かを示すビットが設けられている場合もありますが、書き込む順序によって、 意味が逸ってしまうことがあります。マニュアルに記載された順序を守れば安全 です。

ペリフェラルのレジスタへ情報を書き込むには、そのペリフェラルのつながっている IO ボートへ出力命令を出します。PIO と SIO には、C/D セレクト信号端子があり、"1"のとき C すなわち削御語(control word)。"0"のとき D すなわちデータと解釈しますので、制御情報を書き込むときはこの端子を"1"にして出力命令を出します。実際にはこの端子を下ドレスバスのいずれかのビットへつなぎますと、制御語とデータとは別の IO ボートアドレスに配置されることになります。CTC のチャネルセレクトや PIO の B/A ボートセレクトも同し考え方で対処します。


一度書き込んだ制御情報は、リセットされるか、または新たに書き込まれるまで有効です。また、特別な場合を除いて IN 命令で読み出すことはできません。



#### 制御レジスタに書き込まれた 数値 によって動作が選択される

#### PIOの場合


制御語(コントロールワード)



$A_7 \sim A_2$	$A_1$	$A_0$	番	地	ボート切換え	データ/	制御語	切換え	į.
×	0	0	×0,×4,×8,×	Cのどれか	B/Aセレクト	C/Dセレクト	が"0"	だかり	データ
×	0	1	×1,×5,×9,×	Dのどれか	が"0"だから Aボート	//	-1-	11	制御器
×	1	0	×2,×6,×A,×	Eのどれか	B/Aセレクト	//	-0-	//	データ
×	1	1	×3,×7,×B,×	Fのどれか	が"1"だから Bポート	.//	-1-	//	制御器

×はアドレスデコーダによってきまる

# CTC の場合 (CTC に対する入出力は制御レジスタにのみ適応する) CS。CS、は内部の 4つのチャネルを選択する



A 1(CS 1)	$A_0(CS_0)$	チャネル
0	0	0
0	1	1
1	0	2
1	1	3

# PIO モード 0 の動作


干 ード0は出力モードです。8ビットの入出力線に出力(OUT)命令で、出されたデータバスの状態がそのまま出てきます。データバスの内容が変わっても、次に出力命令がくるまで出力線の内容はそのままです。

CPU からの出力動作では、IO リクエスト (IORO) とライト (WR) 信号が "L" になりますが、PIO にはライト信号の入力端子がありません。これは (IORO) が "H" で、チップイネーブル (CE) が "L" で、C/D が データすなわち "L" のとき、PIO 内部でライト信号を作り出しているからです。

出力命令が出されると、データバスから PIO の出力レジスタへ信号が入ります。内部のライト信号が立ち上がると次のクロックの立ち下がりで、すでに出力線に出力レジスタの内容が乗り確定しています。 同時にレディ信号線からレディ (RDY) 信号が出されます。外部装置はこのレディ信号が "H" になったことにより出力線のデータを取り込み、終わったらストロープ (STB) 信号線を "L" にして応答します。レディ信号は、このストロープの立ち上がりの次のクロックの立ち下がりで "L" に戻り、次のデータの出力命令を持ちます。 割り込みがイネーブルにプログラムされていて、優先順位の高い割り込みがかかっていなければ、ストロープの立ち上がりで割り込み (INT) 出力は "L" になって CPU に割り込みをかけることができます。次の出力命令があるまで出力線の状態は変わりません。

レディ信号が"H"のとき、すなわち出力命令に対してストローブが返っていな いときにさらに出力命令を出すと、レディ信号は一度"L"に戻ってすぐ"H"に なります、レディ信号は正論理信号ですから"H"アクティブです。

レディとストローブの信号線をハンドシェーク線と呼びます。外部装置と CPU は PIO のハンドシェーク線を通じて、 互いに確認し合いながら (同期をとりなが ら) データのやりとりを行なうわけです。




# PIO モード 1 の動作

モード1は入力モードです。外部から入ってきた8ビットの信号がポートの 入出力線に与えられ、CPUからの入力(IN)命令でデータバスを通じて CPUの内部レジスクへ取り込みます。

レディ端子は、リセットがかかると"L"になっています。CPUからの入力命令で、"H"になって受け入れ可能を外部へ知らせます。この1発目の入力命令で読み込んだデータに無意味です。外部装置からレディ信号線が"H"のとき、入出力線にデータを与え、続いてストローブを"L"にするとストローブの立ち上がりで、PIO は入出力線から内部の入力レジスタへデータを取り込みます。次のクロックの立ち下がりで、レディを"L"にして外部から次のデータが入ることを禁止し、同時に割り込み可の状態であれば、CPUに割り込みをかけます。割り込み処理ルーチンで、入力(IN)命令を実行し、このデータをCPUの内部レジスタへ読み込みますと、リード(RD)信号の立ち上がりと次のクロックの立ち下がりでレディ信号線を"H"に戻し、次のデータ入力に個えます。

モード1では1側のダミーの入力命令が必要です。プログラミングが終わり、 外部からの信号を受け入れてもよい状態になったら(IN)命令を実行して、レディ信号を受け入れてもよい状態になったら(IN)命令を実行して、レディ信号が受け入れ 状態を示していないときに、入力線にデータを乗せてストローブ信号を与えても、 入力レジスク上へデータを書き込むことはできます。しかしなんらかの方法で CPUの入力命令の実行が選れないようにしないと、データが失われるおそれがあ ります。



# PIO モード 2 の動作


モ ド2は Aボードだけについて可能な、入出力モードです。8本のデータ 線は入出力共用になります、ハンドシェーク線は Aボートが出力制御用、 Bボートが入力制御用になります。したがって、Bボートはハンドシェーク線を 必要としないモード3に設定しなければなりません。

出力命令によるデータ出力動作はモード0と同じですが、モード0では出力線 に常にデータが乗せられているのに対し、モード2のときは A ボートのストロー ブ (ASTB) 信号線が"L"になっている間だけ、多少遅れて乗せられてきます。 外部装置はこのストローブを立ち上げるタイミングで、データを読み取ればよい のです。入力命令によるデータ入力動作は、B ボートのハンドシェーク線を使う ほかはモード1と同じです。

割り込みをかけるタイミングも、モード 0、モード 1と同じですが、入力動作では B ボートのハンドシェーク線を使うため、B ボートに書き込まれたベクトルが 送出されます。したがって、入力、出力各動作で割り込みを別々のベクトルで制御することができますが、B ボートをピットモードで使用する場合は、本来の B ボートの動作で発生する割り込みに対するベクトルと、A ボートの入力動作で発生するペクトルが同じ値になってしまいます。いずれかの割り込み機能を使用しないようにするか、処理プログラムの中で、どちらの割り込みかを判断しなければなりません。



入力動作と出力動作ではベクトル が異なる→異なるように設定し ておくこと B ボートアータバスはモード 3 で使う、または使わない、ただ レモード 3 に股定しておくこと



A ポートストローブガ "L" のときだけ出力データガポートデータバスに現われる。 したガってこのときは外部からデータを与えてはならない。 他は、モード 0 、モード 1 と同じ。

# PIO モード3の動作

〒3はハンドシェーク線を使用しないで、非同期で入力出力を行います。 ビット単位に入出力の設定ができ、割り込みは入力に指定したビットが指 定した状態になったときに入ります。

出力命令で送られたデータは、モード0と同じタイミングで出力に指定された ビットに乗せられます。入力命令で読み込むと、リード(RD)信号が立ち下がる 直前の入力に指定されたビットの状態がCPUに読み込まれます。出力に指定さ れたビットは、それ以前に出力命令で送り出したままが読み込まれます。

入力に指定したビットは、さらに割り込みに関係させるか否かのマスク指定を することができます。マスク指定で割り込み要因のモニタビットに指定したビッ トが全部そろったとき (AND 条件)、いずれか一つが入ったとき (OR 条件)を選 状でき、入力線を正論理("H" アクティブ)としてとらえるか、負論理("L" ア クティブ)としてとらえるかの選携もできます。

コントローラとしての用途では、PIOをモード3で使うことが多いと考えられます。周期的にCPUは入力ビットの状態を検査し、対応した出力信号を出力ビットへ乗せるようなプログラムを組みますが、入力ビットを読み込む周期はプログラムの長さで決まります。もっと早い対応が必要なシステムでは、割り込みを使うことにより解決できます。ただし、割り込みによるシステムの応答は、外部装置で起こり得る最悪の条件のときを想定して設計しないと、CPUが追いつかなくなることもあります。時間計算から許容ステップ数を出し、その範囲内のプログラムを作るのですが、システムクロック周波数の決定とも合わせて慎重に検討しなければなりません。



#### 割り込み発生の条件、設定

- 1. 入力ピットのうちどれを判断の対象とするか(マスク)
- 入力は "H" アクティブか "L" アクティブか (論理)
   AND か OR か (AND/OR)

## たとえば、上の例で

- ビット 4 と 6 が共にアクティブになったとき割り込みを発生させたい
- ・入力は普通は "H" になって信号があるときだけ "L" になる ("L" アクティブ)
- とすると ・マスク指定はビット 4 と 6
  - ・ 論理は負論理
- · AND/OR は AND

### と指定する

### 具体的には(次頁参照)

> これを順次PIOの 制御レジスタ群へ OUTする

# PIO のプログラミング

#### 割り込みベクトル

## 7 6 5 4 3 2 1 0

■ "0"であることにより割り込みベクトルを意味する
割り込み処理ルーチンのアドレステーブルの番加(下位)

#### モード設定

### 76543210

"1111"であることによってモード設定語を意味する
 無意味 (何でもよい)
 モード
 [7]6
 00=モードの(出力モード)

 $01 = \forall - \vec{F} 1 (\lambda 力 \forall - \vec{F})$   $10 = \forall - \vec{F} 2 (双方向 \forall - \vec{F})$  $11 = \forall - \vec{F} 3 (\forall y \models \forall - \vec{F})$ 

ビット指定 モード設定でモード3を指定したときは続けてこの指定をします。

# 7 6 5 4 3 2 1 0

→ ポートの入出力線のビット位置に対応したビットを、 入力ビットにするとき"1"

出力ビットにするとき"〇"に指定する

制御語の書き込みは A ボート、B ボートを別々に行なってください。

A、B 混在させると、動作しない場合があります。順序もここに書かれていると ありなら問題ありません。

割り込みを使わない場合は、ベクトルの書き込みは省略できます。

### 割り込み制御語




### マスク指定



■ 割り込み制御語のビット4が 1 "のときは続けてこのマスク 指定をする、ボートの人力線のビット位置に対応するビットを "1"にすると、割り込み発生とは無関係な人力になり、"0" にしたビットのみが割り込み発生要因となる

### 割り込み制御語




# PIO のプログラム例

■ 10 をモード3で使用する場合の一例を考えてみます。PIO は 10 ボートの 00H −03H に配置されているものとします。A ボートの 0~5 ビットを入力とし、他を出力ビットにします。電源異常信号・非常停止信号が実に"L"アクティブで、0 と1 ビットにつながっています。処理に速度が要求されますので、割り込みをモード2で使用します。他の入力は位置検出のマイクロスマッチの信号で、出力はすべてモータやソレノイドを駆動します。出力を"H"にすると動き、"H"にすると止まります。応答練修出問題にならないとします。

まず 0000H 番地からのルーチンで PIO を設定します。設定の最後で CPU の 割り込み受け付けを可能にします。次に入力ビットを読み込み、その条件に従っ た制御情報を A レジスタにととのえ、出力ビットへ出力します。

割り込みが入ると、すべての出力を "L" にして動作を止めます。CPU はホルトに入り、新たにリセットがかかるのを待ちます。



```
CONTROL
      ORG
           0000Н
                      :このプログラムをゼロ番地から配置
           SP. 0000H
                      : スタックポインタイニシャライズ
      IM
                      : 知り込みモード
           A. 01H
      ΙD
           I. A
      LD
           A. 00H
     OUT
           (01H). A
      LD
           A. OCEH
                      : PIO モード設定
                                      PIO のプログラミング
      OUT
            (01H). A
      LD
           A, 3FH
                      ; ビット指定
      OUT
            (01H), A
      I D
           A. 97H
                      :割り込み制御語
      OUT
           (01H), A
      LD
           A. OFCH
                      :マスク指定
      OUT
            (01H). A
      ΕI
                      : 割り込み許可
IORS
                      : 仕事を始める
      IN
           A. (00H)
                      : 入力ビットを読む
      OUT
            (00H). A
                      : 出力をコントロールする
      JP.
            JOBS
                      : 次の仕事を始める
      ORG
           0100H
      DEEW
           INTR
                      :割り込み処理ルーチンの先頭番地定義
                      : 割り込み処理ルーチン
INTR
      LD
           A. OH
                      ;モータを止める
            (00H), A
      OUT
      HALT
                      ; CPU を止める。リセット信号が入るまで停止
      END
                      : プログラム終り
```


# CTC カウンタモード

□ TCのクロック/トリガ (CLK/TRG) 端子に、与えられるパルスをカウントします。あらかしめ設定された数を1個のパルスで1ずつ減らしてゼロになると、次のクロックの立ち上がりでゼロカウント/タイムアウト (ZC/TO) 端子を1.5 クロックの間 "H" にし、網り込みを発生します。

カウントするバルスはシステムクロックの2倍以上の周期で、"H"と"L"の時間は、おのおの120ns 以上必要です。バルスの立ち上がりまたは立ち下がりエッジ(指定できる)がくると、次のクロックの立ち上がりで、ダウンカウンタを1減じます。ダウンカウンタがゼロになるとゼロカウント信号を出し割り込みをかけます。同時に定数レジスタに設定されている数値をグウンカウンタへ書き込みた、次のゼロカウント時毎とます。カウント途中で定数レジスタに新しい数値を書き込むと、次のゼロカウント時から有効になります。定数レジスタからダウンカウンタへの書き込みは、リセット状態から最初に定数レジスタが設定されたときと、ダウンカウンタがゼロになったときです。定数レジスタは8ビットですから1~256の値が設定できます。0を設定したときは256を意味します。

網り込みベクトルレジスタは、CTC 1 個=4 チャネル分に 1 個しかありません、ベクトルの設定はチャネル 0 に書き込みます。 割り込みが発生すると要求するチャネルによって、ビット 1 とビット 2 が決まったバターンに修飾されて送り出されてきます。 優先順位はチャネルのが一番高く、 順にチャネル 3 が最後化です。

制御語や定数の書き込み、読み出しのときのチャネル指定は、チャネルセレクト (CS<sub>0</sub>) と (CS<sub>1</sub>) を切り換えて行ないます。アドレスバスの2本 ( $A_0$ と $A_1$ がよく使われる)を接続すれば、CPU側からは四つのチャネルが一連のボートアドレスに配列されます。PIOのC/Dセレクト、B/Aセレクトと同じ考え方です。




# CTC タイマモード

力 ウンタモードでは、不定期的なパルスをカウントしますが、決まった周期 を持ったパルスをカウントすることにより、時間経過を知ることができます。これがタイマモードの動作の基本です。カウントするパルスはプリスケーラで、1/16 か1/256 に分間されたシステムクロックを使います。システムクロックの周期と分周数と、定数レジスタに書かれた数値の積がゼロカウント/タイムアウト (ZC/TO) 端子へ信号が出てくる時間展期となります。

タイマの起動は、トリガと自動が選択できます。トリガ起動の場合は、クロッ ク/トリガ端子の立ち上がりか立ち下がりのエッジ (選択できる) から 2回目のク ロックの立ち上がりでスタートします。自動の場合は、時間定数を書き込む出力 命令の次の命令サイクルと同時にスタートします。


割り込みの発生と、定数の再設定についてはカウンタモードと同じです。

CTC はカウント中に、誘み出しても差しつかえありません。ダウンかウンタの 現在値を知ることができます。ゼロかウント/タイムアウトを検知するのに ZC/ TO 信号も割り込みも使わず。ダウンかウンタの値を読み出し、ゼロかどうカ錆べ る方法が考えられますが、ダウンかウンタがゼロになり、次に定数レジスタの値が 再びダウンかウンタへ書き込まれるまで、2/クロックしかないので、この間に CPU が終み出せっくは即らないたが、不確実で単語できません。



前頂では ø は省略してあるが、 カウンタモードでもクロックは 与えなければならない


### トリガ起動の場合



# CTC のプログラミング

#### 割り込みベクトル

(チャネル0に対してのみ書き込むことができます)



### チャネル制御語(各チャネルごとに書き込みます)



#### 時 間 定 数

## 2726252423222120

→ チャネル制御語のビット2が"1"のとき続けて書き込む、各ビットは2進数でゼロカウントになるまでの数値を表現している。ゼロのときは256として扱われる

### 8255 との接続

Z-80 ファミリには、バラレル入出力ボートとして PIO が用意されて、ハンドシェークで割り込み機能など使いやすい機能が盛り込まれています。 しカレメカニズムの制御で使われる入出力は、単純なビルト単位のオンオフガ多く。このような用途の場合はいろいろな機能よりむしろ、1本でも多くのボートを持っていることが、選択の条件になります。インテル社の 8255 は、PIO のような割り込みの機能は持っていませんが、8 ビットボートが3 本と、PIO より多くのボートを持っており、よのような用途によく使われています。このような応用には、IC の数が増えるのをいとわなければ、標準ロジック IC の D - フリップフロップなどを使っても構成できます。

8256 は Z-80 ファミリとは設計メーカも違い、1 世代前の製品ということもあって、完全な結合はできません。しかし機能を限定することによって、十分目的を達することが可能です。



例 題

プログラム 1 (ルーブ) プログラム 2 (利 断) プログラム 3 (メモリクリアサブルーチン) プログラム 4 (変換・テーブルサーチ) プログラム 5 (スイッチの表示) プログラム 6 (スイッチの表示・割り込み)

# プログラム 1 (ループ)

1から 10 までの整数を加えるプログラムを考えます。答は A レジスタに入っていればよいとします。 〈SAMPLE 1〉



これが  $1\sim 100$  までだったら上のやり方では大変です。そこで「くり返えし」を使います。〈SAMPLE 2〉




この方法なら、B レジスタに入れる数を変えればいくつでも加えられます。ただし、 このままではA レジスタがオーバフローすることがありますので工夫がいります。 [注] サンブルプログラムを全部一連にしてアセンブルしたものです。各サンブルブログラム間に関連はありません、実行するときにはモニタブログラムを持ったワンボードコンドコータ、たたよばシャープの SM - B-80 TE を使ってください。

```
行器分
                 **************************
        int(file sample)
3
 a
   アドレス マシン語
                               *~921
                               8000H ← (このプログラムを 0000H 番地から配置することをア
センブラに知らせるアセンブラ命令
                         ORG
5
                               0
6 0000 RF
                         XOR
                                        - A * * o | * 6
                                         A - A + 1 A 4 1 1 5 6
 2 8881 C681
                         ADD
                               A.1
                         ADD
                               A, 2
                                         A - A + 2 A 4 3 1 4 5
B 0003 C602
                          ann
                              0.3
                                          A + A + 3 A D B C C A
9 0005 0603
18 8887 0684
                         ADD
                               A, 4
11 0009 0605
                         ADD
                               A.5
                               0.6
12 000B C606
                          ann
                               A.7
13 888D C687
14 RRRF C608
                         ADD
                               A,8
15 0011 C609
                         ADD
                               A.9
16 8813 C688
                         ADD
                               A, 10 < ここで1-10までの相がAレジスタに入っている
                         HALT
                                    17 0015 76
                  ********************************
18
19
                  : SAMPLE 2
20
22 0016 AF
                          XOR
                               А
                                8:18
                                         カウンタの初期設定
23 8017 8688
                          LD
                                         ボインタの初期時間
                               H . 1
24 0019 2601
                                         A \leftarrow A + H
                  LOOP1
                          ADD
                               A, H
25 0018 84
                                         H \leftarrow H + 1
26 MMIC 24
                          INC
                               н
                          DJNZ LOOP1 ← B+B-1 | B がノンゼロなら LOOP1 番地へ、
ゼロなら次の番地へ
27 001D 10FC
28 001F 76
                          HALT:
```

# プログラム 2 (判断)

A レジスタに入っているデータのビットパターンのうち "1" の数がいくつあるか数 えます。 結果が偶数なら GUSUR 番地へ、奇数なら KISUR 番地へジャンプするようにします。 〈SAMPLE 3〉



もっとうまい方法があります。 $A \otimes A \cap AND$  をとれば A は変わらずに、そのときの A の1 の数に応じてパリティフラグがセットされます。

AND A ← A C A のアンドにより F レジスタをゼットします

JP PE, GUSUR ← PE. はパリティイーブン すなわち A レジスタの「1の

My が開数であればジャンプせよ」の条件付ジャンプ命令です

これでも上と同じ働きをします。 $\mathbf{F}$ レジスタだけ変わりますが、他のレジスタの内容はこのルーチンに入る前のまま変化しません。

```
-----
                SAMPLE 3
30
                            8288H≪─ | EQU は GUSUR というラベル名を0200 H 最地へ
結びつけるためのアセンブラ命令
        0200
                GUSUR
                       EQU
        025F
                KISUR
74
                       FQU
                             025FH
35 8828 8688
                             8.0
36 0022 CB3F
                1.00P2
                       SRL
37 0024 3001
                       JR
                             NC, JP1
38 8826 84
                       TNC
39 0027 20F9
                JP1
                       JR
                             NZ,LOOP2
40 0029 CB40
                       BIT
                             0,B
41 002B CA0002
                       TP
                             Z. GUSUR
42 002E C35F02
                       JP
                             KISUR
```

## プログラム 3 (メモリクリアサブルーチン)

0100H 番地から 03FFH 番地までの 300H バイト(=768 バイト)の RAM をゼロクリア (すべて 0 で埋めつくす) するサブルーチンを作ります。 <SAMPLE 4>



#### 別の方法もあります. (SAMPLE 5)



00H…末ずごごへゼロを入わます

/プログラムサイズが小さく、実行が早いのがよいプログラムの条件です。ただいあまり名人芸 19なプログラムを作ると、あとで見たときに見をやっているのがわからなくなることがあります。 レメンテナンスやディックをしかすいのも、よいプログラムの条件です

```
43
              44
              SAMPLE 4
45
46
47 0031 210001
              MCLEAR ID
                        н алаан
48 0034 010003
                    LD
                        BC,0300H
49 8837 3688
              ZEROM
                        (HL). Ø
50 0039 23
                    INC
                        HL
51 003A 0B
                    DEC
                        RC.
52 0038 78
                    LD
                        A,B
                                  B. C 非にセロであることを思べる
53 003C B1
                    UB
54 003D 20F8
                    JR
                        NZ.ZEROM
55 003F C9
                    DET
              56
57
              : SAMPLES
58
59
68 8848 218881
             MCLR1
                        HL,0100H
61 0043 110101
                       DE,0101H
                       BC,767 - 10 進数で定義してよい
62 0046 01FF02
                    LD
63 0049 3600
                    LD
                        (HI) N
                    LDIR
64 MM4B FDBM
65 004D C9
                    RET
```

## プログラム 4 (変換-テーブルサーチ)


A レジスタの内容を表に従って変換します(下位 4 ビット対象) /SAMPLE 6

ΑL	137	29	00	01	02	03	04	05	06	07	08	09	0A	0B	0C	05	0E	0F
変	换	後	5C	06	5B	4F	66	6D	7D	27	7F	6F	77	7C	39	5E	79	71

変換前のデータが規則的で後は不規則です。したがって、前をメモリアドレスに対応させ、後をその内容とすれば、一発で表引きができます。もし相方共不規則なら一つ一致するかどうか調べて行くサーチの手法をとらなければなりません。




これは 4 ビットのデータを数字表示 LED に,16 進数表示するときに使うサブルーチンです。 多桁表示したいときは、コモンを順次切り換えてダイナミック点灯させます。



```
66
               ; SAMPLE6
68
69
               CONU
                           8FH ← 上位4ビットをマスク
70 004F F60F
                      AND
71 0050 4F
                           C, A
72 8851 8688
                      I D
                           R. A
73 0053 215900
                           HL, TABLE
74 0056 09
                      ann
                           HL,BC ← HLに答の入っているアドレスを作成
25 0057 7F
                      LD
                           A. (HI)
                      RET
76 8858 C9
77 0059 50
                      DEFB 5CH
               TABLE
78 005A 06
                      DEER MAH
                      DEFB 5BH
79 005B 5B
80 005C 4F
                      DEFB 4FH
81 8850 66
                      DEER 66H
82 005E 6D
                      DEER 60H
83 005F 7D
                      DEER 70H
                                     テーブル (表)
84 0060 27
                      DEFB 27H
                                     (DEFB はオペランドに書かれた1ペイトの
85 0061 7F
                      DEER ZEH
                                     値をそのままマシン語としてメモリへ定義す
86 0062 6F
                      DEFB 6FH
                                     るためのアセンブラ会会)
87 0063 77
                      DEFB 77H
88 8864 70
                      DEER 7CH
                     DEFB 39H
89 0065 39
90 0066 5E
                     DEFB 5EH
91 0067 79
                     DEFB 79H
                     DEFB 71H
92 0068 71
```

## プログラム 5 (スイッチの表示)

PIO につながれた8個のスイッチのパターンを読み、前項のサブルーチンを使って LED に16 准数表示させます。〈SAMPLE 7〉



PIOのボートアドレスは下患とします

$A \not \! \! \! \! \! \! \! / \! \! \! \! \! \! \! \! \! \! \!$	アータ	D0
A ポート	コントロール	D1
Вボート	テータ	D2
В ポート	コントロール	D3

\*SW<sub>4</sub>~SW<sub>7</sub>は、この例では 使わない (無視される)




IN 命令を実行するたびに、その時点の  $SW_0 - SW_3$  の状態が 16 進表現で LED に表示されます.



```
*******************************
94
               : SAMPLET
95
96
        aana
               PINON1 FOIL MONH
98
        BBD1
               PIDAC1 FOU
                          ODIH
                                     EQUは定義のためのアセンブラ命令
99
        88D2
               PIOBD1 EQU
                          0D2H
                                     (マシン語には変換されない)
100
        BBD3
               PIORCI FOIL
                          BD3H
                          SP,0000H - スタッカ設定、FFFF 日番地より前へ
101 0069 310000
                     LD
102 006C 218800
                     LD
                          HL, INTPA
103 006F 0603
                     LD
                          B.3
                                      PIO A ボート、制御語の書き込み
                          C, PIOAC1
104 0071 0ED1
105 0073 EDB3
                     OTIR
106 0075 218800
                     I D
                          HL, INTPB
107 0078 0603
                      LD
                          8.3
                                      PIO Bボート、制御語の書き込み
108 0079 0ED3
                          C,PIOBC1
                     I D
                      OTIR
109 007C FDR3
110 007E DBD2
               LOOP?
                      IN
                          A, (PIOBD1) ← スイッチ読み込み
111 0080 CD4E00
                      CALL CONU ← データを換をコール
                          (PIOADI), A → Bb
112 0083 D3D0
                     DUT
113 0085 C37E00
                      IP
                          LOOP?
114 9888 CF
               INTPR
                      DEFB ACFH - t-13
                      DEER ANH - AK-180
115 0089 00
116 008A 07
                      117 008B CF
               INTPB
                     DEFB ØCFH - €- K3
118 888C FF
                      DEFB REFH
119 008D 07
```

# プログラム 6 (スイッチの表示-割り込み)

前項のスイッチを押しボタンスイッチとして、押されたスイッチ番号 (SW。ならり、 SW。なら3、SW。なら7)を表示するように、割り込みを使ってプログラムを作ります。 ただし、同時に押したとさは、先に押したほうを優先します。全く同時なら番号の小さい ほうを優先します、難してもたに押されるまで表示し続けます。(SAMPLE 8)



```
120
              121
       8008
124
              PIDAD EQU
                        6D6H
       ggp 1
              PINOC FOU
                        801H
                                     ボートアドレスのラベル名宗義
126
       8802
              PIORD EQU
                         RD2H
        8803
              PIORC EQU
                         0D3H
128 008E 310000
                    LD
                         SP. ARRAH
                                     スタッカ設定 FFFF 日番頼上の前へ
                         HL. INTLPA
129 0091 210000
                    LD
130 0094 0603
                    LD
                         B, 3
                                    PIO Aボート、制御語の書き込み
131 0096 0ED1
                         C.PIOAC
                    LD
132 8898 EDB3
                    DITE
                    LD
133 0090 210F00
                         HL. INTLPR
134 0090 0605
                    LD
                         8,5
                                    PIO B #- F. MBUSO BNAA
135 009F 0FD3
                    LD
                         C.PIOBC
136 00A1 EDB3
                    OTIR
137 00A3 3E01
                    LD
                        A, 01H
138 8885 ED47
                                    I レジスタへ OI H
                    L.D
                         1.8
139 0007 ED5E
                     IM
                         2 <
                                    - 割り込みモード2
140 00A9 FB
                         -
                                   一知の込み許可
              WRIT JR WRIT≤ MUNAMBON-7
141 8888 18FF
142 MARC CF
               INTIPA DEFB ØCFH - +- +3
143 00AD 00
                     DEFB 00H - SEVEND
144 RARE R7
                     DEFB 07H - 30935541
               INTI PR DEER PRH - STATEMEN
145 BOOF BO
                     DEFB ØCFH ← ← +- +3
146 00B0 CF
147 RRR1 FF
                     148 0082 97
                     DEEB 97H < 1
149 00B3 NA
                     ORG 0100H < 3 [H] TREMM
150
151 0100 0201
                     DEFW INT - - - 4
152 8182 DRD2
               INT
                     IN A. (PIOBD) - スイッナの読み込み
153 0104 0E00
                     LD
                         C. P
154 0106 0608
                     LD
                          8,8
155 0108 1F
               LOOPS
                     RRA ~ 右にループし右端ビットをキャリへ
156 0109 3006
                         NC.DISP - * + 1 + M - 0 * 0 * A + A + A
                     JR
157 010B RC
                     INC
                        C
158 010C 10FA
                     DJNZ LOOP8
159 010E FB
                     ΕI
                                   【8ピット夫調べて、すべて"1"のときここで
160 010F ED4D
                     RETT
161 0111 79
               DISP
                     LD A.C
162 0112 CD4E00
                     OUT (PIOAD), A - LED ~ Bb
163 0115 D3D0
164 Ø117 FB
                     FI
165 0118 ED4D
                     RETI
               ***********************
166
                     END - (ソースプログラムの終りをアセンブラに知らせる) アセンブラ命令
167
```

<sup>\*1</sup> 割り込みあり、マスク制御語あり、オア、ローアクティブ

<sup>2</sup> マスク制御語、全ビット割り込み発生3 1レジスタとベクトルにより示される番地

<sup>3 1</sup>レジスタとベクトルにより示される番地4 加り込み処理ルーチンのエントリーアドレス 0102 番地

DEFW はオペランドの 2 バイトテータを定義するアセンフラ合介



## 付1 Z-80 命 令 表

- Onは 8ビット定数
- lmは 16ビット定数, lが上位8ビット, mが下位8ビット
   (ニーモニックではラベル名を書いてもよい)
- dは -128~+127までのディスプレイスメント
- eは -128~+127までのディスプレイスメント. 次の命令の先頭番地を0 とする。

(ニーモニックではラベル名か絶対番地を書く、ただしアセンブラにより異なる場合もある)。

- Cv は キャリ (Cフラグ)
- 添字 H は上位8 ビット、添字 L は下位8 ビットを意味する.
- ビット操作命令 SET RES BIT で、ビット番号は下記のとおりである。



- フラグ変化
  - × 不定
  - 1 1 1 1 4 6
  - 0 0になる
  - ・ 状態にしたがってセット, リセットされる
  - 変化せず

			L	7	- 3		7 1		ft.	所要	
-	- t = , 1	マシン語	S	2	F		2/1	4	N C	2002 4426	#6 N:
ADC	A.n	CE .n.	t	t	t	t	t	t	t	7	8ビット加算キャリ付
ADC	A . A	8F				П					(7F-9+X'*+0)
ADC	A.B	88						П			A ← A + ∨ − × + Cy
ADC	A, C	89				П					
ADC	A, D	8 A								4	
ADC	A . B	8B						0			
ADC	A . H	8C									
ADC	A, L	8D									
ADC	A, (HL)	8E								7	
ADC	A , (IX+d)	DD 8E_d_								19	
ADC	A , (IY+d)	FD 8E_4_						Ш		19	
ADC	HL.BC	ED 4A									16 ビット加算キャリ付
ADC	HL.DE	ED 5A		١.	l,			10		15	(アド・ウィス・キャリ)
ADC	HL. HL	ED 6A						1		15	HL←HL+∨-x+Cy
ADC	HL, SP	ED 7A						L	Ш		
ADD	A.n	C6 .n.								7	8 ビット加算 (アド)
ADD	A.A	87								1	
ADD	A, B	80									
ADD	A.C	81								4	A←A+ y - z
ADD	A.D	82						١,			
ADD	A, E	83						١			
ADD	A.H	84									
ADD	A, L	85								)	
ADD	A, (HL)	86								7	
ADD	A. (IX+d)	DD 86 d								19	
ADD	A. (IY+d)	FD 86 d							Ш	19	
ADD	HL, BC	09								1	16 ビット加算 (アド)
ADD	HL, DE	19								11	
ADD	HL, HL	29								1 1	HL←HL+∨-x
ADD	HL, SP	39									
ADD	IX, BC	DD 09									1
ADD	IX. DE	DD 19			×			0			IX+-IX+ ∨ - z
ADD	IX. IX	DD 29 DD 39									
ADD	IX. SP IY. BC	DD 39 FD 09								15	
ADD	IY, DE	FD 09 FD 19									
ADD	IY. IY	FD 19									I Y ← I Y + ∨ − ⊼
ADD	IY. SP	FD 39									
AND	0	E6.n.	-	+	-	-	-	-	Н		
AND	A A	A?							П	7	論理情 (アンド)
AND	В	AO									
AND	c	A1									A-A-2-3
AND	D	SA								4	A-A/LY-A
AND	E	A3			1			0	0	1	
AND	Н	A4							î.		a b %
AND	L	A5								j l	0 0 0
AND	(HL)	A6								7	0 1 0
AND	(IX+d)	DD A6_d_								19	1 0 0
AND	(IY+d)	FD A6_d_								19	1 1 1
			_	+	_	-	-	-	_		

				7	9	7	ġ:	化		州 要	
= -	モニック	マシン語		J		P/	V	J	1	20.27	go ffi
			s	Z	H	Р	v	N	С	4170	
BIT	0 . A	CB 47	Н	1		7	1	Ť	Ħ	1	ビットテスト
	0. A 0. B	CB 40									
	0. C	CB 41									
	0. D	CB 42								8	ソースの第0ビットを調べ
	0.E	CB 43									名フラグを設定
	O. H	CB 44	×		1	×		0			
	0. L	CB 45									
	0. (HL)	CB 46								12	
	O. (IX+d)	DD CB. d. 46								20	
	O. (IY+d)	FD CB.d.46								20	
		CB 4F	+		Н						ピットテスト
	1.A	CB 48									
	1.B										ソースの第1ビットを調べ
	1, C	CB 49								8	Zフラグを設定
BIT	1. D	CB 4A								1 3	
	1.E	CB 4B CB 4C	×		1	×		0			
BIT	1.H 1.L	CB 4C									
BIT		CB 4E								12	
BIT	1, (HL) 1, (IX+d)	DD CB.d.4E								20	
BIT	1, (IX+d)	FD CB.d.4E								20	
BIT			+	Н					Н		
BIT	2.A	CB 57									ピットテスト
BIT	2 , B	CB 50									
BIT	2.C	CB 51									ソースの第2 ビットを調べ
BIT	2.D	CB 52								8	フースの第2ヒットを調べ スフラグを設定
BIT	2,E	CB 53	×		1	×		0			Z 7 7 7 % BOX
BIT	2 . H	CB 54									
BIT	2. L	CB 55								10	
BIT	2, (HL)	CB 56								12	
BIT	2.(IX+d)	DD CB_d_56								20	
BIT	2 , (IY+d)	FD CB_d_56	4		$\perp$					20	
BIT	3 . A	CB 5F									ピットナスト
BIT	3.B	CB 58									
BIT	3.C	CB 59									
BIT	3.D	CB 5A								8	ソースの第3ビットを調べ
BIT	3.B	CB 5B	- 1		- 1	l,		0			Zフラグを設定
BIT	3 . H	CB 5C			1						
BIT	3. L	CB 5D									
BIT	3.(HL)	CB 5E								12	
BIT	3.(IX+d)	DD CB .d. 5E								20	
BIT	3 , (IY+d)	FD CB _d_ 5E		1	1		L			20	
BIT	4.A	CB 67		Т		Т	Г	Г	Г		ピットテスト
BIT	4 . B	CB 60								11	
BIT	4.C	CB 61									
BIT	4. D	CB 62							П	8	ソースの第4ビットを調べ
BIT	4.E	CB 63						١.			Zフラグを設定
BIT	4 . H	CB 64			. 1	T)		10			
BIT	4 . L	CB 65									
BIT	4. (HL)	CB 66							1	12	
BIT	4. (IX+d)	DD CB d 66	1						1	20	
BIT	4, (IY+d)	FD CB .d . 66				-1	П			20	

				7	3		7 1	ŧ.	ď	所養	
	- t = y 2	マシン語	8	2	I		9/V	Ш	g c	20,2	#b (%
BIT BIT BIT	5. A 5. B 5. C	CB 6F CB 68 CB 69		İ		ľ	ľ		İ	1	ピットテスト
BIT BIT BIT BIT BIT BIT BIT	5.D 5.B 5.H 5.L 5.(HL) 5.(IX+d) 5.(IY+d)	CB 6A CB 6B CB 6C CB 6D CB 6E DD CB d 6E FD CB d 6B	×		1	>				12 20 20	ソースの第5 ピットを調べ 2 フラグを設定
BIT BIT BIT BIT BIT BIT BIT BIT BIT	6.A 6.B 6.C 6.D 6.E 6.H 6.L 6.(HL) 6.(IX+d) 6.(IX+d)	CB 77 CB 70 CB 71 CB 72 CB 73 CB 74 CB 75 CB 76 DD CB d 76 FD CB d 78	×		1	×	-	0	-	8 12 20 20	ビットテスト ソースの落るビットを調べ 2フラグを設定
BIT BIT BIT BIT BIT BIT BIT BIT BIT	7, A 7, B 7, C 7, D 7, E 7, H 7, L 7, (HL) 7, (IX+d) 7, (IY+d)	CB 7F CB 78 CB 79 CB 7A CB 7B CB 7C CB 7D CB 7E DD CB d 7E FD CB d 7E	×		1	×		0		12 20 20	ピットテスト ツースの第7ピットを調べ スフラアを設定
DALL DALL DALL DALL DALL	NZ.Im Z.Im NC.Im C.Im PO.Im PE.Im PE.Im M.Im	C4 E   I   CC B   I   D4 E   I   DC B   I   E4 E   I   E6 E   I   E7 E   E								成立的 17 不成立 10	サブルーチシ・コール(条件付) ・条件が成立されば吸り着地 [PC] をスタックへ PUSH し /a ペジャンプ (PC ← /a) ・成立しなければ本命令は無視する
CALL	l n	CD_BL	-		-		-	-	-		サブルーチン・コール(無条件) PC をスタッカへ PUSH し PC・1m
CF		3F			×			0		4	Cy € like (Cy ← Cy)
P P P P	n A B C D E E H L	FE_B BF B8 B9 BA BB BC BD BE						1		7	比較 (コンペア) A - ツースの演算をする A の内容は変わらずフラグだけが変化。 る
P	(IX+d) (IY+d)	DD BE d								19	

			7	9	2	1		化	# 8	
4 - 4 = 9 2	マシン語		Т		F	/V	T	Т	20.2	
		S	Z	Н	F	v	1	N C	4124	
HALT	76		t	t	t		t	t	- 4	命令実行の進行を止めりセットまたは割り
									4	み待ちとなる (ホルト)
IM O	ED 46								8	割り込みモードをOに設定する
IM 1	ED 56								- 8	割り込みモードを1に設定する
IM 2	ED 5E							1	8	割り込みモードを2に設定する
INC A INC B	30									8 ビットインクリメント
INC C	00									
INC D	14								4	y-3 ← y-z+1
INC E	10									7-4-7-411
INC H	24						0	1		
INC L	2C									
INC (HL)	34								- 11	
INC (IX+d)	DD 34 d								23	
	FD 34_d_	+							23	
INC BC	03									16 ピットインクリメント
INC HL	23								6	
INC SP	33									y-z ← y-z+1
INC IX	DD 23								10	
INC IY	FD 23								10	
IN A. (C)	ED 78									入力
IN B, (C)	ED 40									Cレジスタの内容蓄地のボートからディス
IN C.(C)	ED 48									ティネーションのレジスタへ入力
IN D.(C) IN E.(C)	ED 50 ED 58			0			0		12	[++×++++++++++++++++++++++++++++++++++
IN H. (C)	ED 58									
IN L.(C)	ED 68									
IN A. (n)	DB n								11	入力 五番地のボートからAレジスタへ
IND	ED AA									イン・ディクリメント
		×		×	×		×	×	16	$(HL) \leftarrow (C)$ $HL \leftarrow HL - 1$
										$B \leftarrow B - 1$
INDR	ED BA	П							1/(/)	イン・ディクリメント・リピート
									1208	IND をB = Oまでくり施えす
		×	1	×.	×		×	×	21 最終のみ	
									16	
NI	ED A2									イン・インクリメント
		×		×	×		×	×	16	$(HL) \leftarrow (C)  HL \leftarrow HL + 1$
		Ш								B ← B − 1
NIR	ED B2									イン・インクリメント・リピート
									21	INI を B= O まで ( り返えす
		×	1	×	×		×	×	最終のみ	
		Ш	1			1			16	
P (HL)	E9									ジャンプ (無条件)
P (IX)	DD E9								8	各レジスタの内容番地へジャンプ
P (11)	FD E9								8	[PC ← HL]
	UJ A. I.		-1						10	/m 番地へジャンプ [PC ← /n]

				7	2	7	蒙	15		16 B	
= -	- モニック	マシン語				P	/V			20,2	#6 ft:
			8	Z	Н	P	v	N	С	サイクル	
IP.	NZ.In	C2 n L	t			Г	П		П		ジャンプ (条件付)
TP.	Z , I =	CABL									・条件が成立すれば『m 番地へジャンプ
TP.	NC, In	D2 n L									(PC ← /n )
JP.	C. /n	DA . n L								10	・不成立なら本命令は無視する
JP.	PO. / n	B2 n . 1								10	
IP.	PE. / n	EA m . L									
JP	P. / m	F2 = 1									
JP	M. / m	FA									
JR	e	18.e.	t			T	П				ジャンプ・リラティブ(無条件)
										12	e バイト先ヘジャンプする
											[PC ← PC + e]
JR	NZ.e	20.e.			П				Г	* ft	ジャンプ・リラティブ(条件付)
JR	Z.e	28.e.								成立	・条件が成立すればロバイト先へジャンフ
JR	NC.e	30 e								条 件	[PC ← PC + e]
JR	C. e	38.e.								不成立	・不成立なら本命令は無視する
					L				L	7	
LD	A, n	3E_L								7	8 ビット転送 (ロード)
LD	A . A	7 F								1	
LD	A . B	78									A ← ソース
LD	A.C	79									
LD	A.D	7 A								4	
LD	A, E	7B									
LD	A . H	7C									
LD	A, L	7D								1	
LD	A. (In)	3A_B								13	
LD	A, (BC)	OA								7	
LD	A. (DE)	1 A								7	
LD	A, (HL)	7E								19	
LD	A, (IX+d)	DD 7E_d_								19	
LD	A. (IY+d)	FD 7E_d_	+	H	H	H	H	H	H	13	
LD	A. I	ED 57		١.	0	I	FF	0		-	8 t → F Will A ← I A ← R
LD	A.R	ED 5F								9	IFF:0のとMの込み禁止(DI)
											1 PF . Uのとき割り込み切に (DI) 1 のとき割り込み可 (BI) にな
											2214
											LD A. I LD A. R
											ではこの値が P/V にコピーされる
L.D	В. п	06.n.	+	t	t	۱	t	t	t	7	8 ビット転送 (ロード)
LD	B. A	47									
LD	B.B	40									B ← ソース
LD	B.C	41									
LD	B.D	42								4	
LD	B.E	43	-							11	
LD	B.H	44									
LD	B. L	45									
LD	B. (HL)	46								7	
LD	B. (IX+d)	DD 46.d.								19	
LD	B. (IY+d)	FD 46 .d .								19	

				7	9	7	変	fb	,	# B	
= -	- + = y 1	マシン語				P	v			20.2	#0 ft:
			S	Z	Н	p	٧	N	С	サイクル	
D	C.n	OE_n_			Т					7	8 ビット転送 (ロード)
LD	C.A	4.F								1	
LD	C.B	4.8									
LD	C.C	4.9									C ← y − z
LD	C.D	4.6								4	
LD	C.B	4B								1	
LD	C. H	4.C									
LD	C, L	4 D									
LD	C, (HL)	4 E								7	
LD	C, (IX+d)	DD 4E d								19	
LD	C, (IY+d)	FD 4E d								19	
LD	D, n	16.n.								7	8ビット転送 (ロード)
LD	D. A	57								1	
LD	D.B	50									
LD	D.C	51									D ← ∨ − z
LD.	D. D	52								4	
.D	D. E	53									
LD.	D. H	54									
LD.	D. L	55									
LD	D. (HL)	56								7	
LD	D, (IX+d)	DD 56.4								19	
LD	D. (IY+d)	FD 56.4								19	
LD	B, n	1B_n_						-	Н	7	8 ビット転送 (ロード)
LD.	B. A	5F									0 0 0 1 4215 (0 - 1)
LD	E.B	58									
LD	B.C	59									E 7 - 2
LD.	E.D	5 A								4	B/
LD.	E.E	5B									
LD	E.H	5C									
LD	E, L	5D									
.D	E, (HL)	5E								7	
.D	E, (IX+d)	DD 5B.d.								19	
.D	E, (IY+d)	FD 5B d					1			19	
,D	H, n	26.n.	Н	+			+	+	Н	7	8 ビット転送(ロード)
LD	H. A	67								, .	0 0 7 1 46.00 ( - 1 )
.D	н. в	60									
.D	H.C	61									H y - z
,D	H. D	62								4	-
D	H. E	63								1	
,D	H. H	64									
.D	H. L	65									
.D	H, (HL)	66								7	
.D	H, (IX+d)	DD 66_d_								19	

				7	7	7	変	fb		所要	
=	- E = 7 2	ゴント 製	s	z	н	P.		N	С	20 y 2 + 1 2%	#h ff=
LD	L, n	2E.n.				Ė				7	8ピット転送(ロード)
LD	L.A	6F								1	
LD	L.B	68									
LD	L.C	69									L ← y − z
LD	L.D	6 A								4	
LD	L.B	6B									
LD	L.H	6C									
LD	L.L	6D									
LD	L. (HL)	6B								7	
LD	L, (IX+d)	DD 6E.d.								19	
LD	L, (IY+d)	FD 6E d								19	
	I.A	BD 47	Н	Н						9	A
LD	R. A	BD 4F								9	8 ビット転送 I ← A R ← A
LD	(In). A	32.1.1.	Н	Н						13	8 ビットを送 (Im) ← A
LD	(BC).A	02								7	(BC) ← A
LD	(DE), A	12								7	(DE) ← A
LD	(HL), n	36 n.								10	8 ビット転送(ロード)
LD	(HL), A	77								10	9 C 7 FEDS (D - F)
LD	(HL).B	70									
LD	(HL), C	21									(HL) ← γ − z
LD	(HL),D	72								7	(111)
LD	(HL), E	73								1	
LD	(HL), H	74									
LD	(HL), L	75									
		-	Н	H						,	
LD	(IX+d), n	DD 36 d n									8 ビット転送(ロード)
LD	(IX+d).A	DD 77 d									
LD	(IX+d),B	DD 70_d_									
LD	(IX+d), C	DD 71 d									(IX+d)←ソース
LD	(IX+d), D	DD 72 d								19	
LD	(IX+d), E	DD 73_d									
LD	(IX+d),H	DD 74_d									
LD	(IX+d),L	DD 75_d_	L								
LD	(IY+d), n	FD 36 d n									8 ビット転送(ロード)
LD	(IY+d), A	FD 77.d									
LD	(IY+d), B	FD 70_d_									
LD	(IY+d), C	PD 71_d_									(IY+d) ← ∨ − ×
LD	(IY+d), D	FD 72 d								19	
LD	(IY+d), E	FD 73 d									
LD	(IY+d), H	FD 74 d									
LD	(IY+d), L	FD 75_d_									
LD	BC./m	01 n L	Т				Г			10	16 ビット転送 「fm: 定数
LD	BC, (In)	ED 4B n L								20	BC - ソース (/m): メモリの内容
LD	DE, /m	11.m., I.	t	t	H	1	t	Н		10	メモリからレジスタの場合 16 ビット転送 たとえば
LD	DE.(Im)	BD 5B m /								20	DE - y - z HL, (Im) TH
			+	+	H		Н	Н	Н		L+(In)
LD	HL. /n	21 n . I								10	16 ビット転送   H ← (In+1)   HL ← ソース   となる
LD	HL, (/m)	2A.m. L								16	HL←ツース となる

付

E = 9 7  SP, / In SP, (/In) SP, HL SP, HX SP, HX SP, IY IX, / In IX, (/In)	31 D _ L BD 7B B _ L F9 DD F9 FD F9	s	z	н		v	N	С	所 要 クロック サイクル	#0 ft:
SP.(Im) SP.HL SP.IX SP.IY IX.(Im)	BD 7B m / F9 DD F9 FD F9 DD 21 m /	8	-	H	P	V	N	C		
SP.(Im) SP.HL SP.IX SP.IY IX.(Im)	BD 7B m / F9 DD F9 FD F9 DD 21 m /	-	-		ı				1177	
SP.(Im) SP.HL SP.IX SP.IY IX.(Im)	BD 7B m / F9 DD F9 FD F9 DD 21 m /	-						۰	10	16 ビット転送
SP.IX SP.IY IX./n IX.(/n)	F9 DD F9 FD F9 DD 21 <u>m</u> _/	-							20	
SP, IY IX, In IX, (In)	PD F9 DD 21 _BL								6	SP ∀ - Z
IX. (n IX. ((n))	DD 21 m . /.								10	
IX. (7m)									10	
									14	16 ビット転送
	DD SA m /								20	$IX \leftarrow v - x$
IY. / n	FD 21 .m. L								14	16 ビット転送
IY, (In)	FD 2A m _ I								20	I Y ← 2 − 2
(In), BC	ED 43 m . I								20	16 ビット転送 (ロード)
(In), DB	ED 53 B _ I								20	
(/m), HL	22 1 1								16	(Im) ← ∨ - × L
(1m), SP	ED 73 B . 1								20	(lu+1) ← y - 2 H
(ln), IX	DD 22 m_/_								20	
(In), IY	FD 22 n								20	
	ED A8									プロック転送(ロード・ディクリメント)
		×	×	0			0		16	$(DE) \leftarrow (H\Gamma) DE \leftarrow DE - 1$
										$HL \leftarrow HL - 1$ $BC \leftarrow BC - 1$
	ED B8								1/4/1	プロック転送
		×	×	n		0	0		21	(ロード・ディクリメント・リピート)
									最終のみ	LDD & BC = 0 までくり返えす
									16	
	ED AO									プロック転送(ロード・インクリメント)
		×	×	0			0		16	$(DE) \leftarrow (HL)  DE \leftarrow DE + 1$
										HL ← HL + 1 BC ← BC − 1
	ED BO									プロック転送
		×	×	0		0	0		21	(ロード・インクリメント・リピート)
									最終のみ	LDI をBC = 0 までくり遅えす
							L		16	
	ED 44						1		8	ニゲイト 呂の補数をとる
			Ш		L		L			A - 0 - A
	00								4	何もしないで次へ
		Н	Н				H	Н		(ノーオペレーション)
n A									7	油理和(オア)
A B										A ← A ∨ ∨ − z
C B										A-AV
D									L	
E				n			_	_	1	a b %
H				-			ľ	ľ		0 0 0
L	B5									0 1 1
(HL)	В6								7	1 0 1
(IX+d)	DD B6_d_								19	1 1 1
(IY+d)									19	
	(a) , AL   (a) , AE	(2 a) ,   (2 a	14   1, H   22   3, L     14   1, H   22   3, L     14   1, 1, 1, 1, 1, 2, 3, L     15   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,		14   1, H   22   3, L   1   1   1   1   1   1   1   1   1			14   1,   14   22   3,   1.     2   3,   1.	Man   Mar	

録

			Г	7	2	7	*	(P		# W	
Α.	- E = - 1	マンン語	П	z		P.	v		С	所 要 クロック サイクル	#5 ft
RES RES RES RES RES RES RES RES	1.A 1.B 1.C 1.D 1.B 1.H 1.L 1.(HL)	CB 8F CB 88 CB 89 CB 8A CB 8B CB 8C CB 8D CB 8E DD CB 4 8E		-	-	-	-	-	-	8 15 23	ビットリセット ソースの第 <b>1</b> ビット <b>・</b> O
RES RES RES RES RES RES RES RES RES	1. (IY+d) 2. A 2. B 2. C 2. D 2. R 2. H 2. L 2. (HL) 2. (IX+d) 2. (IY+d)	PD CB d 8E  CB 97  CB 90  CB 91  CB 92  CB 93  CB 94  CB 95  CB 96  DD CB d 96  FD CB d 96		_		_	_	_	_	8 8 15 23 23	ビットリセット ソースの第2ビット・-O
RES RES RES RES RES RES RES RES	3, A 3, B 3, C 3, D 3, E 3, H 3, L 3, (HL) 3, (IX+d) 3, (IX+d)	CB 9F CB 98 CB 99 CB 9A CB 9B CB 9C CB 9D CB 9E DD CB d 9E FD CB d 9E								8 15 23 23	ビットリモット ソースの第3ビット←0
RES RES RES RES RES RES RES RES	4.A 4.B 4.C 4.D 4.E 4.H 4.L 4.(HL) 4.(IX+d) 4.(IX+d)	CB A7 CB A0 CB A1 CB A2 CB A2 CB A4 CB A5 CB A6 DD CB d A6 FD CB d A6								8 15 23 23	ビットリモット ソースの第4ビット・0
RES RES RES RES RES RES RES RES	5.A 5.B 5.C 5.D 5.E 5.H 5.L 5.(HL) 5.(IX+d) 5.(IX+d)	CB AF CB A8 CB A9 CB AA CB AB CB AC CB AC CB AD CB AE DD CB A AB FD CB A								8 15 23 23	ピットリモット ソースの歌5ピット~0

				7	÷	7	ģ	ſŁ		# E	
5	E = 77	マシン語		П		P/	v			20-2	#0 f1 <sup>c</sup>
			8	Z	Н	P	٧	N	С	4170	
RES	6.A	CB B7	П	П						1	tolutol
RES	6 . B	CB BO									
RES	6.C	CB B1									ソースの第6ビット←0
RES	6.D	CB B2								8	
RES	6.E	CB B3									
RES	6 . H	CB B4									
RES	6.L	CB B5									
RES	6.(HL)	CB B6								15	
RES	6.(IX+d)	DD CB d B6								23	
RES	6. (IY+d)	FD CB d B6								23	
RES	7.A	CB BF								1	E = F 0 & = F
	7.B	CB B8									
	7.0	CB B9									ソースの第7ビット・0
RES	7. D	CB BA								8	
	7.B	CB BB									
	7.H	CB BC									
	7. L	CB BD									
	7.(HL)	CB BE								15	
RES	7. (IX+d)	DD CB d BE								23	
	7. (IY+d)	FD CB 4 BE								23	
		C9	н	Н							
RET		C9								10	サブルーチンからのリターン
											PC ヘスタッカより POP
RET	NZ	CO	т								条件付リターン
RET	Z	C8									・条件が成立すれば
RET	NC	DO								条件成立	
RET	C	D8								11	・不成立なら本命合は無視する
RET	PO	во								不成立	
RET	PE	R8								5	
RET	P	FO									
RET	м	F8									
RETI		BD 4D	Н	Н				Н	Н		
KBIL		an an								14	割り込み処理からのリターン POP PC
											POP PC
RETN		ED 45	Т								ノンマスカブル割り込み処理からのリター.
										14	POP PC
		ł	+				H				
RLA		17			0			0		4	ローテート・レフト・アキュムレータ
					ľ			1		'	RL Aと同じ
RLCA		07			t	Г	П				ローナート・レフト・サーキュラ・アキュムレータ
uon		1			0			0		4	RLC A 2 HIL
											REO WENT
RRA		1F									ローテート・ライト・アキュムレータ
					0			0		4	RR A EMIL
			+	+	H	Н			H		
		OF									ローテート・ライト・サーキュラ・アキュムレータ
RRCA										4	

録

				7	2	7	8	18		6 B	
= -	+ = y 2	₹ 5 × 18	S	z	н		v	N	С	20.7	#6 ft:
RL RL RL	A B C	CB 17 CB 10 CB 11				P	V			1	α−Ť−↓·ν7↓
RL RL RL RL RL RL	D H L (HL) (IX+d) (IY+d)	CB 12 CB 13 CB 14 CB 15 CB 16 DD CB d 16 FF CB d 16			0			0		15 23 23	Cy ← 7 0 ←
RLC RLC RLC RLC RLC RLC RLC RLC RLC RLC	A B C D B H L (HL) (IX+d) (IY+d)	CB 07 CB 00 CB 01 CB 02 CB 03 CB 04 CB 05 CB 06 DD CB d 06 FD CB d 06			0			0		8 15 23 23	□-↑- -+7 -+-17  Cy <7 0 <
RR RR RR RR RR RR RR RR RR	A B C D E H (HL) (IX+d) (IY+d)	CB 1F CB 18 CB 19 CB 1A CB 1B CB 1C CB 1D CB 1E DD CB _d_ 1E FD CB _d_ 1E			0		-	0		8 15 23 23	□-?- ·?1  ⇒ Cy → 7 0
RRC RRC RRC RRC RRC RRC RRC RRC RRC	A B C D E H L (HL) (IX+d) (IY+d)	CB OF CB 08 CB 09 CB 0A CB 0B CB 0C CB 0D CB 0D CB 0D CB 0D CB 0E DD CB d 0E FD CB d 0E			0		-	0		8 15 23 23	$ \begin{array}{cccccccccccccccccccccccccccccccccccc$
RLD		ED 6F			0			0		18	0 - 7 - 1 · · · · 7 · · · · · · · · · · · · · ·
RRD		BD 67			0		-	0	-	18	0-7-1-741-74201 A (HL

	録

				7	9			fb		所要	
= -	モニック	マシン語	s	z	Н	P/		N	С	70-7 4175	90 ft
ST	OOH	07				П	Г				リスタート
ST	08H	CF									
ЗT	10H	D7									0000H-0038Hのいずれかの番地
ST	18H	DF								11	に対する CALL
ST	20H	B7									
ST	28H	EF									
ST	30H	F7									
ST	38H	FF									
вс	A, n	DE.s.								7	8ピット引き舞(キャリ付)
BC	A . A	9 F								1	(サブトラクト・ウィズ・キャリ)
BC	A.B	98									
BC	A.C	99									A ← A − ∨ − ス − Cy
BC	A.D	9.A								4	
BC	A.E	9B						1			
BC	A . H	9C									
BC	A. L	9 D									
вс	A. (HL)	9E								7	
вс	A. (IX+d)	DD 9E.d.								19	
BC	A. (IY+d)	FD 9E.d.								19	
BC	HL.BC	RD 42									16 ビット引き弊 (キャリ付)
BC	HL. DB	BD 52									(サブトラクト・ウィズ・キャリ)
BC	HL, HL	ED 62			×			1		15	HL ← HL - ソ - ス - Cy
вс	HL, SP	ED 72									
CF		37	-	-	0	-		0	1	4	セット・キャリフラグ Cy←1
ET	0 . A	CB C7									Estest
BET	0 . B	CB CO									
ET	0.C	CB C1									
ET	0 . D	CB C2								8	ソースの第0ビット←1
ET	0.E	CB C3									
ET	O. H	CB C4									
ET	0. L	CB C5								J.	
ET	0. (HL)	CB C6								15	
ET	0,(IX+d)	DD CB_d_C6								23	
BET	0. (IY+d)	FD CB_d_C6								23	
BET	1.A	CB CF	T							1	Eyleyl
BET	1.B	CB C8									
ET	1.C	CB C9									
ET	1.D	CB CA						П		8	ソースの第1 ビット←1
ET	1.E	CB CB									
ET	1.H	CB CC									
SET	1.1	CB CD									
BRT	1. (HL)	CB CE								15	
BRT	1.(IX+d)	DD CB d CE								23	
BET	1, (IY+d)	FD CB d CB								23	

録

				7	2	7	农	1E		H W	
= -	- t = 9 9	* > > M	s	z	н		v	N	С	70-7 7176	#5 ft:
SET	2.A	CB D7						Г		1	Eyleyk
SET	2.B	CB DO									
SET	2.C	CB D1									
SET	2.D	CB D2								8	ソースの第2 ビット←1
SET	2.E	CB D3									
SET	2 . H	CB D4									
SET	2.L	CB D5									
SET	2.(HL)	CB D6								15	
SET	2. (IX+d)	DD CB d D6								23	
SET	2. (IY+d)	FD CB d D6								23	
SET	3.A	CB DF									ピットセット
SET	3.B	CB D8									
SET	3.C	CB D9									
SET	3.D	CB DA								8	ソースの第3 ビット・1
SET	3.E	CB DB									
SET	3.H	CB DC									
SET	3.L	CB DD									
SET	3.(HL)	CB DE								15	
SET	3 , (IX+d)	DD CB d DE								23	
SET	3. (IY+d)	FD CB d DE								23	
SET	4 . A	CB B7							7	1	ビットセット
SET	4 . B	CB EO									
SET	4.C	CB E1									
SET	4. D	CB E2								8	ソースの第4 ビット←1
SET	4 E	CB E3									
SET	4 . H	CB E4									
SET	4. L	CB E5									
SET	4. (HL)	CB E6								15	
SET	4. (IX+d)	DD CB d E6								23	
SET	4.(IY+d)	FD CB d E6								23	
SET	5 . A	CB EF									E ∘ F e ∘ F
SET	5.B	CB E8									
SET	5.C	CB E9									
SET	5.D	CB BA								8	ソースの第5 ヒット←1
SET	5 . E	CB EB									
SET	5 . H	CB EC									
SET	5.L	CB ED									
SET	5.(HL)	CB EE								15	
SET	5.(IX+d)	DD CB d . BE								23	
SET	5 , (IY+d)	FD CB d EE								23	
SET	6.A	CB F7		ı	7	t	Ť	t	T	1	Estest
SET	6.B	CB FO									
SET	6.C	CB F1									
SET	6.D	CB F2								8	ソースの第6 ビット・1
SET	6.E	CB F3									
SET	6 . H	CB F4									
SET	6. L	CB F5									
SET	6.(HL)	CB F6								15	
	6;(IX+d)	DD CB.d.F6								23	
SET	0. (IA+d)										

							-					
			Ц.	7	2		変	11	-	無	要	
= -	€ = 0 2	マシン語		z	,,	P	/V	,.	c	20		95 ft
			°	-	n	P	v	14	1	44	212	
SET	7. A	CB FF								1		E-> F E-> F
SET	7.B	CB F8										
SET	7.0	CB F9										ソースの第7ビット←1
SET	7.D	CB FA								1	3	
SET	7.B	CB FB										
SET	7.H	CB FC										
SET	7. L	CB FD								U		
SET	7, (HL)	CB PE									5	
SET	7.(IX+d)	DD CB d FE									3	
SET	7.(IY+d)	FD CB d FE								2	3	
SLA	٨	CB 27					Т	Г	Т	1		シフト・レフト・アリスメチック
SLA	В	CB 20								ш		
SLA	C	CB 21										
SLA	D	CB 22								11	8	
SLA	В	CB 23										Cy ← 7 0 ←
SLA	H	CB 24			۷			1				
SLA	L	CB 25										0
SLA	(HL)	CB 26									15	
SLA	(IX+d)	DD CB d 26									23	
SLA	(IY+d)	FD CB _d_ 26									23	
SRA	A	CB 2F	T		Т					1		シフト・ライト・アリスメチック
SRA	В	CB 28										
SRA	C	CB 29										
SRA	D	CB 2A									8	
SRA	E	CB 2B	١.	١.	0			- 0	1			S CV 7
SRA	H	CB 2C										101
SRA	L	CB 2D										
SRA	(HL)	CB 2E									15	
SRA	(IX+d)*	DD CB d 2E									23	
SRA	(IY+d)	FD CB d 2E		1	1	l	4				23	
SRL	A	CB 3F								-11		シフト・ライト・ロジカル
SRL	В	CB 38										
SRL	C	CB 39										
SRL	D	CB 3A								ΠÌ	8	
SRL	E	CB 3B			. (	)			0	.		> Cy > 7 0
SRL	H	CB 3C										
SRL	L	CB 3D CB 3E									15	0
SRL	(HL)										23	
SRL	(IX+d)	FD CB d 3E									23	
SRL				+	+		-			+	7	8 E -> 1-51 5 W
SUB	n	D6 n										(サブトラクト)
SUB	A	97										
SUB	В	90										
SUB	C	91									4	A - A - y - z
SUB	D	92							1		*	
SUB	E	94							-			
SUB	H L	95										
SUB	(HL)	96									7	
SUB	(IX+d)	DD 96 d .									19	
SUB	(IY+d)	FD 96 d									19	

				7	9	7	蒙	ft		并 寮					
	・モニック	7 > > 16	_	_		P	/ V		Ι.	20.7	#0 n				
		S Z H P V N C +4		+172											
XOR	n	EE n			Т		Т			7	排他的	論子	# #t1 (	± 2	スクルーシブ・オアト
XOR	A	AF								1					
XOR	В	A8													
XOR	C	A9									A	A G		- 2	
XOR	D	AA								4					
XOR	E	AB			0			0	0			a	b	75	
XOR	H	AC													
XOR	L	AD										0	0	0	
XOR	(HL)	AE								7		0	1	1	
COR	(IX+d)	DD AE d								19		1	0	1	
XOR	(IY+d)	FD AB.d.								19		1	1	0	

## フラグ変化表

					7	9	2			
	úp.	令	s	z	Н	P P	v	N	С	コメント
1	8 ビット加算	ADD ADC				-		0		
2	8 ビット減算系	SUB SBC CP NEG		٠			٠	1	٠	
3	論理積	AND	-	٠	1	٠	-	0	0	(0フラグを0に
4	論理和	OR XOR			0	٠	-	0	0	<b>するとき</b>
5	8 ピットインクリメン	INC				-	٠	0	-	16E - FINC DEC
6	8 ビットデクリメント	DEC			٠		٠	1	-	では変化しない
7	16ピット加算	ADD			×		-	0	-	
8	16ピットキャリ付加算	ADC			×	-	-	0		
9	16 ビットキャリ付減算	SBC			×	-		1		
10	ローテート・アキュムレータ	RLA RLCA RRA RRCA	-		0	-	-	0		
11	ローテート	RL RLC RR RRC			0		-	0	٠	
12	シフト	SLA SRA SRL			0		-	0	٠	
13	ローテート・ディジット	RLD RRD			0		-	0	-	
14	10 進補正	DAA					-	-		
15	ビット反転	CPL			1			1		
16	セットキャリ	SCF	-	-	0	-	-	0	1	
17	キャリ反転	CCF	-	-	- ×	-	-	0		
18	間接アドレシング入力	IN r. (C)			C		-	0	-	IN A,(n)では 変化しない
19	プロック入力出力	INI IND OUTI OUTD	>		×	×	-	×	×	
20	リピート入力出力	INIR INDR OTIR OTDE	>	( ]	×	×	-	×	×	
21	プロック転送	LDI LDD	>	( )	< C	-		С	E	
22	リピート転送	LDIR LDDR	>		< C	-	- C	C	-	
23	プロックサーチ	CPI CPD CPIR CPDR	>		. >	-		1	F	
24	I レジスタ, R レジスタ	LD A, I LD A, R	1		. (	I	FE	C	-	P/V CIFF # are-sha
25	ピットテスト	BIT	5	<	. 1	. >	< -	- 0	-	-

<sup>×</sup> 不定

IFF: Oのとき割り込み禁止(DI) 1のとき割り込み可(EI) になっている LD A, I LD A, R ではこの値が P/V にコピー

される

<sup>1 1 1 1 2 5</sup> 

<sup>0 0 0 0 4 5</sup> 

状態にしたがってセット,リセットされる

変化せず

# 付2 Z-80 規 格 表 (参考)

### (1) CPU

#### 絶対最大定格

項			B	記号	定 格 値	単 位
Ā	ħ	Æ	Œ	V <sub>IN</sub>	−0.3 ~ +7	V
æ	ħ	æ	圧	Vour	−0.3 ~ +7	V
91)	n:	温	廋	Topr	0 ~ +70	τ
f¥.	4	温	度	Tstg	-65 ~ +150	'n

87

#### 電気的特性

DC 6546

DC 1912			(Ta	= 0 ℃ ~ +	70°C,	$V_{CC} = +5 V \pm 5 \%$
起势	मा	Ħ	最小值	最大值	単位	測定条件
$v_{\scriptscriptstyle \rm ILC}$	クロック "L" 入力電圧		-0.3	0.45	V	
VIHC	クロック "H" 人力電圧		V <sub>CC</sub> -0.6	V <sub>CC</sub> +0.3	V	
$v_{\scriptscriptstyle TL}$	" L " 人力電圧		-0.3	0.8	V	
V I H	" 日 " 人力電圧		2.0	Vcc	V	
V <sub>oL</sub>	" L "出力電圧			0.4	V	1 o L = 1.8 mA
V <sub>OH</sub>	" H "出力電圧		2.4		V	$1_{OH} = -250 \mu \text{ A}$
I cc	消費電流			150 200	mA	(上段 Z-80 CPU 下段 Z-80A CPU)
I LI	入力リーク電流			10	μΑ	$V_{IN} = 0 \sim V_{CC}$
$1_{\mathrm{LOH}}$	トライステート出力リーク	電流		10	μΑ	V <sub>OUT</sub> =2.4V~V <sub>CC</sub>
$1_{\mathrm{LOL}}$	トライステート出力リーク	電液		-10	μΑ	V <sub>OUT</sub> = 0.4 V
I <sub>LD</sub>	入力時のデータ・バスのリ	一ヶ電流		±10	μА	0 ≤ V <sub>1 N</sub> ≤ V <sub>CC</sub>

#### 绳子容量

(Ta =+ 25 ℃ , f = 1 MHz )

記号	項目	最大值	単位	測定条件
Сф	クロック入力容量	50	p F	
CIN	入力容量	8	pF	被測定端子以外のすべて
Cour	出力容量	12	рF	の端子は接地

付 録

 $(T_{A} = 0^{\circ}C \sim +70^{\circ}C, V_{CC} = +5V \pm 5\%)$ 

#### AC 特性

						CPU	施存	测定条件					
信号	記号	11 9 x - 9	最小低	最大組	最小值	最大額	WIX	例在米田					
	t c	グロック国際	0.4	200	0.25	200	μз						
	t w(ΦH)	クロック・バルス幅("H")	180		110		n s						
Φ	tw(pL)	クロック・バルス幅("L")	180	2000	110	2000	n s						
	t <sub>r</sub> ,t <sub>f</sub>	クロックの立ち上がり、立ち下がり時間		30		30	n s						
	t p (AD)	クロックの立ち上がりから出力までの羅延		145		110	n s						
	t F (AD)	出力がフロート状態になるまでの遅延		110		90	n s						
A <sub>0</sub> -A <sub>1.5</sub>	tacm	MREQに先立つ出力確定時間 (メモリ・サイクル)	(1)		(1)		ns						
	taci	IORQ,RDまたはWRに先立つ出力確定時間 (入出力サイクル)	(2)		(2)		n s	C <sub>L</sub> =50 p					
	t ca	RD ,WR ,TORQまたはMREQからの出力保持時間	(3)		(3)		n s						
	t caf	RDまたはWRからの出力保持時間 (フロート状態への遷移時)	(4)		(4)		n s						
	t <sub>D</sub> (D)	クロックの立ち下がりから出力までの遅延		230		150	n s						
	t <sub>F</sub> (D)	出力がフロート状態になるまでの遅延 (書き込みサイクル)		90		90	n s						
	t <sub>S Ф</sub> (D)	クロックの立ち上がりに対するセットアップ時間 (M 1 サイクル)	50		35		n s						
D o-D 7	t <sub>S</sub> <del>φ</del> (D)	クロックの立ち下がりに対するセットアップ時間 (M 2 ~M 5 サイクル)	60		50		n s	C <sub>L</sub> =50 p					
	<sup>1</sup> dem	WR に先立つ出力確定時間 (メモリ・サイクル)	(5)		[5]		n s						
	<sup>t</sup> dei	WR に生立つ出力確定時間 (入出力サイクル)	(6)		(6)		n s						
	t edf	WR からの出力保存時間	(7)		(7)		n 8	1					
	1 H	ホールド時間	0		0		n s						
	t <sub>DL</sub> ⊕(MR)	クロックの立ち下がりから $\overline{MREQ} = "L"$ になるまでの選延		100		85	ns	C <sub>L</sub> =50 p					
MREQ	t <sub>DHO</sub> (MR)	クロックの立ち上がりからMREQ = "H" になるまで の遅延 (M1サイクル)		10		85	ns	CL-30p					


信号	22 99	15 2 4 - 4	Z-80	CPU	Z-80/	CPII		
10 77	16, 79	1 9 x - 9	最小值	最大領	最小值	最大領	単位	測定条件
	τ <sub>DH</sub> Φ (MR)	クロックの立ち下がりから $\overline{MREQ}=$ "H" になるまで の遅延 (M 2 $\sim$ M 5 $+$ 4 $7$ $\nu$ )		100		85	n s	
MREQ	$t_{W}(\overline{MR_{\perp}})$	MR E Q のバルス幅("L")	(8)		(8)		n s	C <sub>L</sub> =50p
	$\epsilon_W(\overline{MR_H})$	MREQのバルス幅("H")	(9)		(9)		n s	
	t <sub>DLP</sub> (IR)	クロックの立ち上がりから $\overline{\text{LORQ}} = \text{"L"}$ になるまでの選延(人出力サイクル)		90		75	n s	
LORO	t <sub>DLO</sub> (IR)	クロックの立ち下がりからTORQ = "L" になるまで の選延 (1NTAサイクル)		110		85	n s	
LONG	t <sub>DHO</sub> (IR)	クロックの立ち上がりから TORQ = "H" になるまで の選延 (INTA +イクル)		100		85	n s	C <sub>L</sub> =50 p
	1 <sub>000</sub> (IR)	クロックの立ち下がりから $\overline{10RQ}$ = "H" になるまでの選延 (入出力サイクル)		110		85	n s	
	1 <sub>00.0</sub> (RD)	クロックの立ち上がりからRD= "L" になるまでの選 延 (入出力サイクル)		100		85	n s	
RD	t <sub>DL-P</sub> (RD)	クロックの立ち下がりからRD= "L" になるまでの選 紙 (メモリ・サイクル)		130		95	n s	
KD	1 <sub>0804</sub> (RD)	クロックの立ち上がりから $\overline{RD}$ = "H" になるまでの選 延 (M 1 サイクル)		100		85	n s	C <sub>L</sub> =50 p
	t <sub>DH</sub> -D (RD)	クロックの立ち下がりからRD= "H" になるまでの選 延 (M2~M5+4クル)		110		85	n s	
	1 <sub>00-4</sub> (WR)	クロックの立ち上がりからWR = "L" になるまでの選 廷(人出力サイクル)		80		65	n s	
WR	t <sub>10,-1</sub> (WR)	クロックの立ち下がりからWR = "L" になるまでの選 延 (メモリ・サイクル)		90		80	n s	C <sub>1</sub> =50 pl
	t <sub>100</sub> T. (WR)	クロックの立ち下がりからWR = "H" になるまでの選 延		100		80	n s	сц-эор
	$\iota_w(\overline{wR}_L)$	WR のバルス幅("L")	(10)		(10)		n s	
MI	r <sub>DL</sub> (M1)	クロックの立ち上がりから $\overline{M1}=$ "L" になるまでの選 延		130		100		
ΜI	r <sub>DH</sub> (MI)	クロックの立ち上がりから $\overline{M1}=$ "H" になるまでの選 延		130		100		C <sub>L</sub> =50 p1
RESH	1 <sub>16.</sub> (RF)	クロックの立ち上がりからRFSH= "L" になるまで の課紙		180		130	n s	C <sub>1</sub> =50 pl

付

			Z-80	CPU	Z-80A	CPU		100 to 0 00 00
信号	記号	パラメータ	最少值	最大值	最小値	毗爐	単位	測定条件
RFSH	t <sub>DH</sub> (RF)	クロックの立ち上がりからRFSH= "H" になるまでの選延		150		120	n s	C <sub>L</sub> =50 pF
WAIT	t <sub>S</sub> (WT)	クロックの立ち下がりに対するセットアップ時間	70		70		n s	
HALT	t <sub>D</sub> (HT)	クロックの立ち下がりからの遅延		300		300	n s	C <sub>L</sub> =50 pF
ĪNT	1 <sub>S</sub> (IT)	クロックの立ち上がりに対するセットアップ時間	80		80		n s	
NMI	$t_W(\overline{NM_L})$	NMIのバルス幅(*L")	80		80		n s	
BUSRQ	t <sub>S</sub> (BQ)	クロックの立ち上がりに対するセットアップ時間	80		50		n s	
	t <sub>DL</sub> (BA)	クロックの立ち上がりからBUSAK= "L" になるまでの選延		120		100	n s	C <sub>1</sub> =50 pF
BUSAK	t <sub>DH</sub> (BA)	クロックの立ち下がりからBUSAK = "H" になるまでの遅延		110		100	n s	CL SSP.
RESET	t <sub>S</sub> (RS)	クロックの立ち上がりに対するセットアップ時間	90		60		n s	
	t <sub>F</sub> (C)	フロート状態になるまでの遅延 (MREQ , IORQ , RDかよびWR)		100		80	n s	
	¹mr	IORQに先立つM1出力("L")の確定時間 (INTAサイクル)	(11)		(11)		n s	


- i± (1) tacm=tw(Φμ)+tf-75
- (5) tdcm=tc-210
- (9)  $t_w (\overline{MR}_u) = t_w (\Phi_u) + t_f 30$

- (2)  $t_{aci}=t_{c}-80$ (3)  $t_{ca}=t_{w}(\Phi_{L})+t_{r}-40$ (4)  $t_{caf}=t_{w}(\Phi_{1})+t_{r}-60$
- $\begin{bmatrix} 6 \end{bmatrix}$   $t_{dei} = t_w(\Phi_\perp) + t_r 210$   $\begin{bmatrix} 7 \end{bmatrix}$   $t_{edf} = t_w(\Phi_\perp) + t_r - 80$  $\begin{bmatrix} 8 \end{bmatrix}$   $t_w(\overline{MR}_\perp) = t_c - 40$
- (10)  $t_W(\overline{WR}_L) = t_C 40$ (11)  $t_{mr} = 2t_C + t_W(\Phi_H)t_f - 80$
- ○データをRDに同期してバスに送り出すことが望ましい。割り込みアクノリッジ・サイクルではMiおよび「ORQの両方に同期して送り出すことが望ましい。
- ○割御信号はすべて内部で同期がとれているため、クロックについて非同期的に使用してもよい。
- ○Ta=+70℃、V<sub>cc</sub>=+5V±5%における負荷容量と出力の運送との関係は次のとおりです。
  - 負荷容量の50pF増加につき運転は10m3増加します。負荷容量の最大値は、データ・バスが200pFで、他は100pFです。 ○ RESETの人力解は蘇致3クロック・サイクル必要です。



#### AC タイミング図

87



寸 録

## (2) PIO

#### 絶対最大定格

項			Ħ	記号	定格 做	单位
入	ħ	Ą	Æ	V <sub>IN</sub>	-0.3 ~ +7	v
出	ħ	Æ	圧	Vour	−0.3 ~ +7	v
90	作	温	度	Topr	0 ~ +70	rc
1%	#	温	度	Tstg	−65 ~ +150	ъ

#### 電気的特性 DC 特性

## 

記 号	項目	最小值	最大值	単位	測定条件
VILC	クロック"L"入力電圧	-0.3	0.45	v	
VIHC	クロック"H" 入力電圧	V C C -0.6	V <sub>CC</sub> +0.3	V	
VIL	" L " 入力電圧	-0.3	0.8	V	
V <sub>1H</sub>	" H " 人力電圧	2.0	v <sub>cc</sub>	V	
V <sub>ol</sub>	" L "出力電圧		0.4	V	I $_{OL}=~2mA$
V <sub>OH</sub>	" H "出力電圧	2.4		V	I $_{\mathrm{OH}} = -250 \mu\mathrm{A}$
I cc	消費灌流		70	mA	
I LI	入力リーク電流		10	μΑ	$V_{\rm IN}\!=\!0\sim\!V_{\rm CC}$
I LOH	トライステート出力リーク電流		10	μA	$V_{OUT}=2.4 V \sim V_{CC}$
1 LOL	トライステート出力リーク電流		-10	μA	$V_{OUT} = 0.4 V$
I LD	入力時のデータ・バスのリーク電流		±10	μA	$0 \leq V_{1N} \leq V_{CC}$
I <sub>OHD</sub>	ダーリントン駆動電流	-1.5		mA	V <sub>OH</sub> =1.5V ポートBのみ

#### 端子容量

## $(Ta =+ 25 \, ^{\circ}\!\text{C} , f = 1 \, \text{MHz})$

記号	項目	最大值	単位	測定条件
СФ	クロック入力容量	12	pF	被測定端子以外のすべて
CIN	入力容量	7	pF	仮居走場丁以外のすべく
Cour	出力容量	10	pF	07月間 T-141保JE

额

AC 特性


 $(T_a = 0 \ C \sim +70 \ C \ V_{CC} = +5 \ V \pm 5 \%)$ 

信号	R 48		Z-80	PIO	Z-80.	A P10		
10 9	at 5	パ ラ メ – タ	最佳	最大值	最小個	最大量	単位	測定条件
	tc	クロック周期	400	(1)	250	(1)	n s	
4	$t_{W}\left( \Phi H\right)$	クロック・バルス幅("H")	170	2000	105	2000	ns	
Ψ.	$\tau_W \left(\Phi  L\right)$	クロック・バルス幅("L")	170	2000	105	2000	ns	
	$t_{\ell_1}t_{\ell}$	クロックでも上がり、でち下がり時間		30		30	ns	
	t <sub>H</sub>	ホールド時間	0		0		ns	
E, C/D,	tst (CS)	読み出しまたは書き込みサイクルの制御信号のセット アップ時間	280		145		ns	
	$\tau_{DR}\left( D\right)$	RDの立ち下がりからデータ出力までの運延		430 [2]		380 [2]	n s	
	t <sub>SP</sub> (D)	書き込みまたは $M$ 1 サイクルのデータのセットアップ 時間	50		50		ns	C <sub>I</sub> = 50 pl
D <sub>0</sub> - D <sub>7</sub>	t <sub>DE</sub> (D)	INTAサイクルの IORQ のまち下がりからデータ出力ま での選延		340 (2)		250 [2]	ns	
	ty (D)	RDまたはTORQの立ち上がりから出力バッファ・フロートまでの運延		160		110	ns	
IEI	t <sub>8</sub> (IEI)	INTAサイクルの $\overline{10 { m RQ}}$ の立ち下がりに対するセットアップ時間	140		140		ns	
	ton (10)	IEIのでち上がりからの遅延		210 [4]		160 (4)	n s	
IEO	t <sub>DL</sub> (10)	IEIの立ち下がりからの遅延(注1)		190 [4]		130 (4)	n s	C <sub>1</sub> =50pF
	t <sub>DM</sub> (IO)	M1の立ち下がりからの選延(M1サイクルの直前で割り込みが発生したとき)		300 (4)		190 (4)	ns	
IORQ	t <sub>SO</sub> (IR)	読み出しまたは書き込みサイクルのセットアップ時間	250		115		n s	
MI	τ <sub>SΦ</sub> (M1)	INTAまたはM1サイクルのセットアップ時間	210		90		n s	
RD	$t_{S\Phi}(RD)$	読み出しまたはMIサイクルのセットアップ時間	240		115		ns	
INT	$\tau_D(\Gamma\Gamma)$	STBの立ち上がりからの遅延	П	490		440	n s	
IIN I	tp (IT <sub>3</sub> )	モード3のときのデータ一致からの遅延		420		380	n s	

		9	Z-80	P10	Z-80.	PIO		100.1.4.4
信号	記号	1 9 x - 9	最小值	最大值	最小值	最大値	単位	測定条件
	ts (PD)	モード l のときの $\overline{STB}$ の なち上がりに対するセットアップ時間	260		230		ns	
A <sub>0</sub> -A <sub>2</sub>	t <sub>DS</sub> (PD)	モード2のときの $\overline{STB}$ のぐちドがりに対するセットアップ時間		230 (4)		210 [4]	ns	
B <sub>0</sub> -B <sub>7</sub>	t <sub>F</sub> (PD)	モード2のときのSTBの立ち上がりからポート・バス ・フロートまでの選延		200		180	n s	C <sub>L</sub> =50pF
	t <sub>DI</sub> (PD)	モード 0 のときの書き込みサイクルの <del>IORQ</del> の立ち上 がりからボート出力確定までの遅延		200 (4)		180 (4)	n s	
A STB B STB	tw(ST)	STBのパルス幅 ("L")	150 [3]		150 (3)		ns	
A RDY,	t <sub>DH</sub> (RY)	IORQの立ち上がりからの応答時間		(4)		t <sub>c</sub> +410 (4)	ns	
B RDY	t <sub>DL</sub> (RY)	STBの立ち上がりからの応答時間		(4)		(4)	ns C <sub>L</sub> =5	


- $i\pm (1) \iota_{\nu} = \iota_{\omega} (\Phi H) + \iota_{\omega} (\Phi L) + \iota_{\nu} + \iota_{\Gamma}$ 
  - (2) 負荷容量の50pF増加につき、運延は10ns増加します。 負荷容量の最大値は200pFです。
  - (3) モード2のときは、 $t_{\mathbf{w}}(ST) > t_{\mathbf{S}}(PD)$ となります。
  - (4) 負荷容量の10pF増加につき、運延は2ns増加します。 負荷容量の最大値は100pFです。
- (注1) デージー・チェーンがN投ある場合
  - $2.5t_C>(N-2)t_{DL}$   $(IO)+t_{DM}$   $(IO)+t_{S}$  (IEI)+TTL バッファー運通を満たさなければなりません。

#### 出力端子測定回路



#### ACタイミング図

報



## (3) CTC

## 絶対最大定格

1	п	E	3	記号	定	格	単位
Ā	ħ	電	Œ	V <sub>IN</sub>	-0.3	-+ 7	V
85	力	電	Æ	Vout	-0.3	-+ 7	V
90	作	iii.	度	Topr	0	~ + 70	°C
保	存	溫	度	Tstg	-65	~ +150	°C

#### 電気的特性

#### DC 特性

 $(T_a = 0 \% \sim +70\%, V_{CC} = +5 V \pm 5\%)$ 

紀号	項 目:	最小值	最大值	単位	測定条件
VILC	クロック"L"入力電圧	-0.3	0.45	V	
$V_{\rm IRC}$	クロック "H" 入力電圧	Vcc-0.6	V <sub>CC</sub> +0.3	V	
VIL	"L"入力電圧	-0.3	0.8	V	
$V_{\rm IH}$	"H"入力電圧	2.0	Vec	V	
VoL	"L"出力電圧		0.4	V	$I_{OL} = 2mA$
VoH	"H"出力電圧	2.4		V	$I_{0H} = -250 n A$
I cc	消費電流		120	mA	$t_C = 400  \mathrm{ns}$
LLI	入力リーク電流		10	n A	$V_{\rm IN} = 0V \sim V_{\rm CC}$
$I_{LOH}$	トライステート出力リーク電流		10*	αA	$\mathrm{V_{OUT}} = 2.4\mathrm{V} - \mathrm{V_{CC}}$
ILOL	トライステート出力リーク電流		-10°	n A	V <sub>OUT</sub> = 0.4V
I <sub>OHD</sub>	ダーリントン駆動電流	-1.5*		mA	V <sub>OH</sub> =1.5V ZC/TO <sub>0</sub> ~ZC/TO <sub>3</sub> に適用

\*流入電流を正、流出電流を負とします。

#### 端子容量

 $(T_8 = +25\%, f = 1MHz)$ 

記号	Ŋ	H		最大值	単位	測定条件
Сф	2000	7 入力1	<b>装装</b>	25	pF	
CIN	入力	容	量	5	pF	被測定端子以外のすべての端子は接地
Cour	出力	容	最	10	pF	

AC 特性


 $(T_8 = 0 \% \sim +70\%, V_{CC} = +5 V \pm 5 \%)$ 


			_		_		_	
信 号	2: 8	15 7 / - 9	Z-80	CTC		CTC	单位	備者
	W /		最小值	最大值	最小值	最大值	418	18 -5
	Ic.	クロック周期	400	(1)	250	(1)	ns	
0	$t_{M}(oH)$	クロック・バルス幅("H")	170	2000	105	2000	ns	
Φ	t <sub>W</sub> (0],)	クロック・バルス幅("L")	170	2000	105	2000	ts	
	to tr	クロック立ち上がり・立ち下がり時間		3)		30	15	
	Tel.	ホールド時間	0		0		ns	
CS, CE	t <sub>so</sub> (CS)	読み出し、または書き込みサイクルの制御信号の セットアップ時間	160		60		ns	
	t08(D)	RDの立ち下がりからデータ出力までの遅延		480		380	ns	(2)
	$t_{S\Phi}(\mathbb{D})$	書き込み、またはMIサイクルのケータのセットア ップ時間	60		50		ns	
$D_0 - D_T$	$t_{BB}(\mathbb{D})$	INTAサイクルのIORQの立ち下かりからデータ出 力までの遅延		340		160	ns	(2)
	$t_F(D)$	RDの立ち上がりから出力パッファ・フロートまで の遅延		230		110	ns	
IEI	t <sub>S</sub> (IEI)	INTAサイクルのIORQの立ち下がりに対するセットアップ時間	200		140		15	
	t <sub>16</sub> (10)	IELの立ち上がりからの遅延		220		160	118	(3)
IE0	t <sub>BL</sub> (10)	IELの立ち下がりからの遅延		190		130	ns	(3)
	t <sub>0M</sub> (IO)	M1の立ち下がりからの遅延 (M1サイクルの直前 で割り込みが発生したとき)		300		190	ns	(3)
IORQ	t <sub>So</sub> (IR)	読み出し、または書き込みサイクルのセットアッ プ時間	250		115		T13	
M1	t <sub>S0</sub> (M1)	INTA、またはMIサイクルのセットアップ時間	210		90		ns	
RD	t <sub>SΦ</sub> (RD)	読み出し、またはMIサイクルのセットアップ時間	240		115		ns	
INT	$t_{DCK}(\Gamma\Gamma)$	CLK/TRGの立ち上がりからの運転		2t <sub>c</sub> (Φ) +200		2χ <sub>C</sub> (Φ) +140	ns	カウンタ・モー
INI	tpo(IT)	<b>中の立ち上がりからの遅延</b>		t <sub>C</sub> (Φ) +200		2t <sub>c</sub> (Φ) +140	ts	タイマ・モー
	t <sub>C</sub> (CK)	カウンタ・クロック周期	$2t_{\mathbb{C}}(\Phi)$		$2t_{\mathbb{C}}(\Phi)$		ts	カウンタ・モー
	ty(CK/TR) ty(CK/TR)	カウンタ・クロックおよびトリガの立ち上がり。 立ち下がり時間		50		30	1s	
CLK/TRG	t <sub>S</sub> (CK)	即時カウントに要するクロックのセットアップ時間	210		130		ns	カウンタ・モー
0-3	$t_{\rm S}({\rm TR})$	プリスケーラの同時起動に要するトリケのセット アップ時間	210		130		ns	タイマ・モー
	$t_{W}(\mathrm{CTH})$	カウンタ・クロックおよびトリガのバルス幅("H")	200		120		ns	カウンタ・モー
	$t_{\mathbf{W}}(\mathrm{CTL})$	カウンタ・クロックおよびトリガのバルス幅(*L*)	200		120		ns	および タイマ・モー
ZC/T0	t <sub>OM</sub> (ZC)	Φの立ち上がりからZC/TO="H"までの遅延		190		120	ns	カウンタ・モー
0-2	t <sub>DL</sub> (ZC)	Φの立ち下がりからZC/TO="L"までの遅延		190		120	ns	および タイマ・モー

鏬

- $iE = (1) t_C = t_W(\Phi_H) + t_W(\Phi_L) + t_C + t_f$ 
  - [2] 負荷容量の50pF増加につき、遅延は10ns増加します。負荷容量の最大値は、データ・バスが200pFであり、他は100pFです。
  - [3] 負荷容量の10pF増加につき遅延は2ns増加します。負荷容量の最大値は100pFです。
  - 〔4〕 RESETの入力幅は最低3クロック・サイクル必要です。

#### 出力端子測定回路





	1 2092 48
ア行	クロックサイクル 48
アウト 60	
アキュムレータ 86	交換命令 90
アセンブラ 36	コメント 36
アセンブリ言語 36	コール 116
7° F 98	コンプリメント 100
アドウィズキャリ 98	コンプリメントキャリフラグ 118
アドレス 26	
アドレスデコーダ 44	サ 行
アドレスバス 30	サインフラグ 118
アンド 100	サブトラクト 98
	サプトラクトウィズキャリ 98
イネーブル 44	サブルーチン 26,116
インクリメント 98	算術演算命令 98
インストラクションサイクル 32	算術的右シフト 104
インタラブト 28,68	
インタラプトイネーブルアウト 80	シフト命令 104 シフトライトアリスメチック 104
インタラプトイネーブルイン 80	シフトライトアリスメデック 104
インデックスレジスタ 84,92	シフトフイトロンガル 104 シフトレフトアリスメチック 104
イン 60	ジャンプ 112
	ジャンプリラティブ 112
ウエイト 28,44,66	242/9//4/ 112
100	スタッカ 94
エクスクルーシブオア 100	スタックポインタ 84,94
エムワン 64	277711127 0424
*7 100	正論理 30
オア 100 オーバーフローフラグ 118	+t > 1 102
オペコード 32,36	セットキャリフラグ 118
オペランド 32,36	ゼロフラグ 118
オペクント 32,30	
カ 行	ソース 36
カウンタ 88	ソースプログラム 36
4 / 2 / 2	
₩ ftt SRAM 22	
キャリフラグ 98, 118	チップセレクト 64

ディクリメントジャンプノンゼロ ディスティネーション 36 ディスプレイスメント 92 デクリメント 98,100

デージーチェーン 80 デージマルアジャストアキュムレータ 118.120

データバス 30 転送命令 96

トライステート 12

ナ ニゲイト 98 ニモニック 36 入出力命令 60

ネスティング 94

ノンオペレーション 66 ノンマスカブルインタラプト

68, 70

ハ 行 排他的論理和 100 120 120 バステクノリッジ 28.82 バスリクエスト 28.82 バスリクエスト 118 ドリティフラグ 118 ドリティフラグ 117 ハンドシェーク線 128

汎用レジスタ 88 ビット 24,102 ビット操作命令 102 ビットバターン 24

フエッチサイクル 28,54 ブッシュ 116 フラグ 86 プログラムカウンタ 84 ブロックサーチ命令 108 ブロック板送命令 108 ブロック入出力命令 108 負論理 30 ヘキサデシマル 38 ベクトル 78 ベリフェラル 12

ポインタ 88 補助レジスタ 90 ポップ 116 ホルト 28.66

マクロアセンブラ 30 マシン語 26 マシンサイクル 28 マスク ROM 22

無条件ジャンプ 112

命令サイクル 32 メインルーチン 26 メモリ空間 42 メモリライトサイクル 28 メモリリードサイクル 28,566 メモリリードサイクル 28,566

モード 0 72 モード 1 74 モード 2 78

ライト 64 ラベル 36

リスタート 116 リセット 28,50,102 リターン 116

リターンフロムインタラプト 72,116 リターンフロムノンマスカブルインタラプト 116 リード 64

リフレッシュ 22 リフレッシュサイクル 28

	A CONTRACTOR AND ADDRESS AND A		
リロケータブル 112	C フラグ 98		
, 5 / ) / / 115	Cレジスタ 108		
レジスタ 88	CALL 116		
	CCF 118		
ローテート 104	CE 124		
ローテートライト 104	CP 98 CPD 161		
ローテートライトサーキュラ 104			
ローテートレフト 104	CPDR 161		
ローテートレフトサーキュラ 104	CPI 161		
□ — F 96	CPIR 161		
論理演算命令 100	CPL 100		
<b>治理積</b> 100	CPU 12 CTC 16		
論理否定 100 論理和 100	CTC 16		
論理和 100	Dレジスタ 84		
	DAA 98, 118		
ワ 行	DEC 98, 100		
割り込み 26,68			
割り込み処理ルーチン 26	DI 72 DJNZ 112		
割り込みモード 0 74 切り込みモード 1 76	DMA 18		
割り込みモード1 76 割り込みモード2 78	DMA 10		
割り込みモート2 70	Eレジスタ 84		
数字、アルファベット	EEPROM 22		
2 進化 10 進数 120	EI 72		
2 施行 10 施級 12.0 8 ビットレジスタ 88	EPROM 22		
10 進補正 98	EX 90		
16 ピットレジスタ 88	EXX 90		
10 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1			
A レジスタ 84	Fレジスタ 84,86		
ADC 98			
ADD 98	H レジスタ 84		
AND 100	HALT 66		
ARDY 15			
ASIC 10	I レジスタ 78,84,86		
ASTB 15, 128	IEI 80		
	IEO 80		
B レジスタ 108	IM 0 72 IM 1 72		
BCD 120			
BIT 102	IM 2 72		
BRDY 15	IN 60 INC 98		
BSTB 15			
BUSAK 82	IND 162		
BUSRQ 82	INDR 162		

索	31		
INI 162 INIR 162		PUSH	116
INT 68		Rレジス	9 86
IO 空間 42		RAM	22
IO ライトサイクル		RD	64
IO リクエスト 44,		RES	102
IO リードサイクル	28, 60	RESET	50
IORQ 44, 64		RET	
IX レジスタ 92			72, 116
IY レジスタ 92		RETN	70
		RL	104
JP 112		RLA	
JR 112		RLC	
		RLCA	
Lレジスタ 84		RLD	
LD 96		ROM	22
LDD 108		RR	104
LDDR 108		RRA	169
LDI 108		RRC	104
LDIR 108		RRCA	169
		RRD	104
M 1 64		RST	116
MREQ 44, 64			
NEC 00		SBC	
NEG 98 NMI 68		SCF	
NOP 66		SET	
NVRAM 22		SIO	
INVIKAMI 22		SLA	
OR 100			104
OTDR 167		SRL	104
OTIR 167		SUB	98
OUT 60		LIVEDDO	
OUTD 167		UVEPRO	M 22
OUTI 167		WAIT	66

WAIT 66 WR 64

XOR 100

PIO 14 POP 116

PROM 22

#### (茶去略原)

横田英一 (よこた えいいち) 昭和47年 東京電機大学工学部 電子工学科卒 現 在 シャーブ株式会社 電子組品営業本部

本書の内容に関する質問は、オーム社出版部「(書名を明記)」係知。
 書状またはFAX (03-3293-2824) にてお願いします。お受けできる質問は本書で紹介した内容に限らせていただきます。なお、電話での質問にはお答えできませんので、

あらかじめご了承ください。 • 万一、落丁・乱丁の場合は、送料当社負担でお取替えいたします。当社販売管理部宛

お送りください。 • 本書の一部の複写複製を希望される場合は、本書原裏を参照してください。 |種配数 < (後)日本著作出版権管理システム委託出版物 >

## 新版 図解 Z-80 の使い方

平成 5 年 8 月 20 日 第 1 版第 1 刷発行 平成 15 年 3 月 15 日 第 1 版第 14 刷発行

著 者 横田 英一 是 行者 佐藤 政 次 是 行所 株式会社 オー ム 社 郵便番号 101-8460 東京都千代田区种町総町 3-1 電 話 03(3233)0641 (代表) URL http://www.ohmsha.co.jp/

#### © 横田英一 1993

印刷 中央印刷 製本 三水舎 ISBN4-274-07759-4 Printed in Japan

# わかる**本**のご案内

「わかる本」は、いま必要な技術と知識をテーマに、その本質を図 やイラストを用いて、やさしく、わかりやすくをモットーに編集した 入門書です。専門学校生大学生から社会人の方々の必須の書です。

## Javaがわかる本

イーズ・コミュニケーションズ株式会社 編 (A5判・128頁・本体 1500円)

B Javaの概要/Javaの歴史/言語としてのJava/ Javaを用いたユーザインタフェース/組込み向 IfのJava/エンターフライズ向けのJava/ JavaとXML

# ネットワークがわかる本

石川 裕 著 (A5判-132頁·本体 1500円)

コンピュータシステムとネットワーク/ネット ワークの伝送技術、交換技術/プロトコル/ LAN/WAN/インターネット/適信のセキュリ

## 通信プロトコルがわかる本

石川 裕 碧 (A5判・142頁・本体 1500円)

データ通信の基礎/下位層のプロトコル/上位 層のプロトコル/LANとTCP/IPのプロトコル/ 実際のネットワークとプロトコル/今後のネッ

# インターネットがわかる本

芝野耕司 著 (A5利・148頁・本体 1500円)

インターネットとは/インターネットの現在/ インターネットの仕組み/電子メールとその拡張/WWWの仕組み/インターネットの来来

# Webサイトがわかる本

橙山友一 著 (A5利・128页・本体 1500円)

Webサイトとは/Webサイトの開発プロセス/ Webサイトの内部/セキュリティ方式の決定/ コンピュータ構成の決定/Webサイトの設計/ Webサイトのテスト/Webサイトの連用

## SGML/XMLがわかる本

芝野耕司 署 (A5利・162頁・本体 1500円)

SGMLへ至る道/標準一般化マーク付け宮語 SGML/SGMLからHTML、そしてXML/XM 適合XML支書/XML XML AMLの名前空間/XPath—XMLでの部分文書 の指定/XSLT—XMLでのスタイル指定と変換/ XMLをうまく使いになすために

## データベースがわかる本

鈴木健司 蓍

(A5判・120頁 本体 1500円)

データベースの概念/データモデルの概念/関

係データモデル/データベースの設計/データ

ベース書語SQL/関係DBMSのGUI/データベースの新たな監察

# オブジェクト指向がわかる本

佐藤英人 著

(A5判・136員 本体 1600円)
オブジェクト指向の基礎/オブジェクトの実装/
オブジェクト指向プログラミング/オブジェクトの部品化と再利用/オブジェクトの分析と設計/オブジェクト始命の展開

# SQLがわかる本

芝野耕司 著 (A5利・136頁・本体 1400円)

リレーショナルデータベースとSQL/表とどよ 一の変義データ光楽書館 (DDL) ― / SQL で の聞合せとMSAccessのクエリー/裏の統合 (JOIN) と付き (LMNN) / SQL でのアータ域が Accessのフォームとレボート/周囲合せ、デー タベース設計と正規化・カーソル処理をホスト 高額からの呼び出し、/トランザクション程度 安全候集/SQC かに得

## データウェアハウスがわかる本

鈴木健司 著 (A5利-120頁·本体 1500円)

マータウェアハウスの概念/データウェアハウスの基本構成/データウェアハウスの扱計と構築/データウェアハウス/データマートの設計と構築/データウェアハウスの活用/データウェアハウス構築の開発手順

## プログラミングがわかる本

本田哲夫 署 (A5半1・152頁・本体 1500円)

コンピュータ言語とは/コンピュータ言語の第 一歩/BASIC言語でプログラミング/C言語プ ログラミング/オブジェクト指向プログラミン グ/Visual Basicで作成/応用例類と実力アップ

B-0206-29

## 人工知能の主要テーマの考え方が 簡単な例で理解できる!

# 新しい人工知能

前田 隆 青木文夫 共著

知識処理をテーマに概要の説明だけでなく、理論や考え方までをわかり やすく解説している。また、Lips (馬礎編)、Prolog (景媛編) による実際のプ ログラミングをとおしてアルゴリズムやシミュレーションの手法が身に付 くよう 下よされており、冬章末の練習問題で学習内容を確認できる。

基本編



#### 日次

- 1章—人工知能入門
- 2章 問題解決と状態空間
- 3章―問題解決と探索法
- 4章-人工知能プログラミング-Lips言語-
- 5章 記憶モデルと知識表現 6章 エキスパートシステムと知識工学

A5判・168頁·本体 2200円

発展症



# 目次

- 1章-論理と推論
- 2章―知識処理と論理プログラミング
- 3章—人工知能プログラミング—Prolog言語—
- 4章―不完全知識の処理
- 5章―学習と知識獲得
- 6章―知的エージェントと分散知能

A5判・188頁・本体 2400円 B-0006-28

B-0006-28

## 好評関連書籍

C言語によるプログラミング -基礎編-第2版

内田智史 監修 株式会社システム計画研究所 編 B5 判 400 頁 2200円

C言語によるプログラミング -応用編-

内田智史編 B5判 390頁 2400円

C言語によるプログラミング -スーパーリファレンス編ー

内田智史·秋元 陽·北川雅已·大津 崇共著 B5判 560頁 2800円 新版 入門 C 言語

柳瓜 八丁 日 品

三田典玄 著 B5変判 240頁 1600円

新版 応用 C 言語

三田典玄著 B5変判 304頁 2200円 三田典玄著 B5変判 312頁 1900円

WebObiects アプリケーション開発ガイド

ヨン開発カイド

George Ruzek 著 テクニカルラボ駅 B5変判 456頁 5700円 CodeWarrior ではじめる Palm/Visor/CLIE プログラミング

漆烟広樹 著 B5 変判 344 頁 3200 円

Perlデバッグ明快技法

Martin Brown 著 岡田長治監訳 B5変判 512頁 3800円

Javaデバッグ明快技法

Will David Mitchell 著 鈴木義幸監訳 B5変判 416頁 3800円

IIS 5 ASP スクリプティングガイド Windows 2000 でWeb プログラミング 佐藤観 著 85章判 344章 2200円

実用 SQL SQL Sever 7 / MSDE対応

佐藤親一著 B5 変判 280 百 1900 円

IA-64プロセッサ基本講座

池井 満著 A5 判 296 頁 2300 円

Notes/Domino API プログラミング o

津田義史著 B5判 560頁 6600円

コンピュータグラフィックス 理論と実践

James D. Foley · Andries van Dam · Steven K. Feiner · John F. Hughes 共著 佐藤義雄監訳 BS変料 1284頁 12000円

#### OIL CO-ROM (13 (N) No. CT.

〇上記書籍の表示価格は、本体価格です。別途消費税が加算されます。

日本年価格の変更、品切れが生じる場合もございますので、ご丁承ください。 日吉宗に商品がない場合または直接ご注文の場合は有記能にご連絡ください。TELDF-3233-6643 FAXDF-3293-6224



オーム社/出版局

ISBN4-274-07759-4 C3055 ¥2800E

9784274077593

定価(本体2800円【税別】)



